垂直MOSFET器件及其制备方法技术

本公开提供一种垂直MOSFET器件及其制备方法，涉及半导体技术领域。该垂直MOSFET器件包括：衬底；有源区，包括依次竖直叠置于衬底上的第一源/漏层、沟道层和第二源/漏层，沟道层的外周相对于第一源/漏层和第二源/漏层的外周凹入；间隔层，包括上间隔层和下间隔层，其中，上间隔层形成于因沟道层凹入而露出的第二源/漏层的下表面，下间隔层形成于因沟道层凹入而露出的第一源/漏层的上表面，上间隔层和下间隔层均与沟道层的侧面接触且不连通；栅堆叠，至少形成于沟道层的横向外周且嵌于上间隔层和下间隔层之间的凹槽空间。层和下间隔层之间的凹槽空间。层和下间隔层之间的凹槽空间。

【技术实现步骤摘要】
垂直MOSFET器件及其制备方法


[0001]本公开涉及半导体领域，具体涉及一种垂直MOSFET器件及其制备方法。

技术介绍

[0002]目前，平面型金属氧化物场效应晶体管(MOSFET)由于源极、栅极和漏极均沿水平方向排列，因此尺寸不易缩小。垂直MOSFET器件由于源极、栅极和漏极垂直于缩放方向，比水平型MOSFET器件更具优势。
[0003]然而，现有的垂直MOSFET器件仍旧存在难以克服的技术缺陷。例如，垂直MOSFET器件的栅极长度的控制比较困难，尤其是对于单晶沟道材料。另外，如果沟道材料为多晶，则沟道电阻比单晶体高得多，此时由于总电阻太高，很难将多个垂直器件进行堆叠。

技术实现思路

[0004]有鉴于此，本公开的目的至少部分地在于提供一种具有自对准侧墙的垂直MOSFET器件及其制备方法。
[0005]根据本公开的一个方面，提供了一种垂直MOSFET器件，包括：衬底；有源区，包括依次竖直叠置于衬底上的第一源/漏层、沟道层和第二源/漏层，沟道层的外周相对于第一源/漏层和第二源/漏层的外周凹入；间隔层，包括上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种垂直MOSFET器件，包括：衬底；有源区，包括依次竖直叠置于所述衬底上的第一源/漏层(1003)、沟道层(200)和第二源/漏层(1007)，所述沟道层(200)的外周相对于第一源/漏层(1003)和第二源/漏层(1007)的外周凹入；间隔层(3001)，包括上间隔层和下间隔层，其中，所述上间隔层形成于因所述沟道层(200)凹入而露出的第二源/漏层(1007)的下表面，所述下间隔层形成于因所述沟道层(200)凹入而露出的所述第一源/漏层(1003)的上表面，所述上间隔层和所述下间隔层均与所述沟道层(200)的侧面接触且不连通；栅堆叠，至少形成于所述沟道层(200)的横向外周且嵌于所述上间隔层和所述下间隔层之间的凹槽空间。2.根据权利要求1所述的垂直MOSFET器件，其中，所述第一源/漏层(1003)、沟道层(200)和第二源/漏层(1007)的厚度均为10nm～100nm。3.根据权利要求1所述的垂直MOSFET器件，其中，所述栅堆叠包括栅介质层(3002)和栅导体层(5001)，所述栅导体层(5001)包括功函数调节金属和设置于所述功函数调节金属上的栅导电金属。4.根据权利要求1所述的垂直MOSFET器件，还包括：第一介电层(4001)，设置于所述第一源/漏层(1003)上。5.根据权利要求4所述的垂直MOSFET器件，其中，所述第一介电层(4001)高度高于所述沟道层(200)的底面且低于紧邻所述沟道层(200)底面的下间隔层的顶面。6.根据权利要求4所述的垂直MOSFET器件，其中，所述栅介质层(3002)和栅导体层(5001)还部分设置于所述第一介电层(4001)上。7.根据权利要求6所述的垂直MOSFET器件，其中，所述栅导体层(5001)露于所述凹槽空间之外的一部分，且露出所述凹槽空间之外的另一部分。8.根据权利要求4所述的垂直MOSFET器件，还包括：第二介电层(4002)，设置于所述栅介质层(3002)和栅导体层(5001)上表面，所述第二介电层(4002)与第一介电层(4001)的材料相同。9.根据权利要求1所述的垂直MOSFET器件，其中，所述间隔层(3001)相对于所述第一源/漏层(1003)和第二源/漏层(1007)的横向外边缘相互齐整。10.根据权利要求1所述的垂直MOSFET器件，还包括：金属接触部，分别嵌入于所述第一源/漏层(1003)、栅导体层(5001)和第二源/漏层(1007)。11.根据权利要求1所述的垂直MOSFET器件，其中，所述衬底为(110)晶面，所述沟道层为(001)晶面。12.一种垂直MOSFET器件的制备方法，包括：在衬底上沿竖直方向依次形成包括第一源/漏层(1003)、沟道层(200)和第二源/漏层(1007)的有源区，所述沟道层(200)的外周相对于第一源/漏层(1003)和第二源/漏层(1007)的外周具有凹入部；在所述有源区的外表面覆盖虚拟结构层(1009)，选择性刻蚀所述虚拟结构层(1009)，
使第一源/漏层(1003)的下表面和第二源/漏层(1007)的上表面分别保留有第二部分虚拟结构层(10092)，所述第二部分虚拟结构层(10092)从沟道层(200)的相对两侧夹着沟道层(200)；在第二部分虚拟结构层(10092)内壁与沟道层(200)外周构成的凹槽空间生长假栅结构层(2001)，将所述第二部分虚拟结构层(10092)替换为间隔层(3001)；在第一源/漏层(1003)上形成第一介电层(4001)，去除假栅结构层(2001)，在所述凹槽空间和第一介电层(4001)上形成栅介质层(3002)和栅导体层(5001)；选择性刻蚀栅导体层(5001)，分别在第一源/漏层(100...

【专利技术属性】
技术研发人员：朱慧珑，肖忠睿，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：