一种HBT器件及其制造方法技术

本发明专利技术提供一种HBT器件的制造方法，包括：提供一其上形成有重掺杂层和多个场氧化层的衬底；形成集电区；形成第一介质层，所述第一介质层中形成有第一开口；形成基区，并在所述基区生长过程中进行P型离子的在位掺杂；形成第二介质层；刻蚀所述第二介质层至所述基区表面以形成第二开口以及形成发射区，所述发射区具有N型掺杂；其中，在形成所述基区之后的任意一步骤之前，还可以包括：对所述基区执行热处理工艺。本发明专利技术还提供一种HBT器件。本申请通过在形成基区之后的任意一步骤之前，对基区执行热处理工艺，可以避免基区中的P型离子的扩散的情况，提高基区的掺杂浓度，降低基区电阻，提高特征频率。特征频率。特征频率。

【技术实现步骤摘要】
一种HBT器件及其制造方法


[0001]本申请涉及HBT器件制造
，具体涉及一种HBT器件及其制造方法。

技术介绍

[0002]在射频应用中，需要越来越高的器件特征频率，RFCMOS虽然在先进的工艺技术中可实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。锗硅(SiGe)异质结双极晶体管(HBT)则是超高频器件的很好选择，首先其利用SiGe与硅(Si)的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；另外SiGe工艺基本与硅工艺相兼容，因此SiGe HBT已经成为超高频器件的主力军。
[0003]以NPN型器件为例，现有SiGe HBT采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick
‑
up)；集电区埋层上外延中低掺杂的集电区，在位P型掺杂的SiGe外延形成基区；形成位于基区表面上的由发射区窗口介质层围成的发射区窗口，并在发射区窗口中填充多晶硅并进行N型离子注入掺杂形成由N型重掺杂多晶硅构成发射区，最终完成HBT的制作。但是专利技术人发现，现有HBT器件的基区的掺杂不稳定，基区电阻较高，特征频率受到严重影响。

技术实现思路

[0004]本申请提供了一种HBT器件及其制造方法，可以解决HBT器件的特征频率受影响的问题。
[0005]一方面，本申请实施例提供了一种HBT器件的制造方法，包括：
[0006]提供一衬底，所述衬底中形成有重掺杂层和多个间隔设置的场氧化层，所述重掺杂层靠近所述衬底的下表面，所述场氧化层的上表面与所述衬底的上表面齐平；
[0007]在所述衬底中的相邻的所述场氧化层之间注入N型导电离子以形成集电区；
[0008]在所述衬底上形成第一介质层，所述第一介质层中形成有第一开口；
[0009]形成基区，并在所述基区生长过程中进行P型离子的在位掺杂，所述基区覆盖所述介质层以及填充所述第一开口；
[0010]在所述基区上形成第二介质层；
[0011]刻蚀所述第二介质层至所述基区表面以形成第二开口；以及，
[0012]形成发射区，所述发射区覆盖所述第二介质层并填充所述第二开口，其中，所述发射区具有N型掺杂；
[0013]其中，在形成所述基区之后的任意一步骤之前，还包括：对所述基区执行热处理工艺。
[0014]可选的，在所述HBT器件的制造方法中，对所述基区执行快速热退火的热处理工艺，工艺温度为950℃～1100℃。
[0015]可选的，在所述HBT器件的制造方法中，对所述基区执行尖峰退火的热处理工艺，工艺温度为950℃～1100℃。
[0016]可选的，在所述HBT器件的制造方法中，在所述基区生长过程中进行硼离子的在位掺杂，掺杂浓度为1E19atoms/cm3～9E20atoms/cm3。
[0017]可选的，在所述HBT器件的制造方法中，在所述衬底中，形成所述重掺杂层之后，以及在形成所述集电区之前，所述HBT器件的制造方法还包括：在所述衬底中形成N型重掺杂埋入结构，所述N型重掺杂埋入结构覆盖部分所述重掺杂层，其中，所述重掺杂埋入结构的掺杂类型与所述重掺杂层的掺杂类型相同，并且所述重掺杂埋入结构的掺杂浓度高于所述重掺杂层的掺杂浓度。
[0018]可选的，在所述HBT器件的制造方法中，在形成所述基区之后，以及在形成所述第二介质层之前，所述HBT器件的制造方法还包括：在所述基区上形成多晶硅层。
[0019]可选的，在所述HBT器件的制造方法中，在刻蚀所述第二介质层至所述基区表面的过程中，也包括刻蚀所述第二介质层和所述基区之间的所述多晶硅层。
[0020]可选的，在所述HBT器件的制造方法中，在刻蚀所述第二介质层至所述基区表面以形成所述第二开口之后，以及在形成所述发射区之前，所述HBT器件的制造方法还包括：在所述第二开口的侧壁上形成侧墙结构。
[0021]另一方面，本申请实施例还提供了一种HBT器件，包括：
[0022]衬底，所述衬底中形成有重掺杂层和多个间隔设置的场氧化层，所述重掺杂层靠近所述衬底的下表面，所述场氧化层的上表面与所述衬底的上表面齐平；
[0023]集电区，所述集电区位于所述衬底中的相邻的所述场氧化层之间；
[0024]位于所述衬底上的第一介质层，所述第一介质层中形成有第一开口；
[0025]位于第一介质层上并填充所述第一开口的具有P型离子在位掺杂的基区；
[0026]位于所述基区上的第二介质层，所述第二介质层中形成有第二开口；以及，
[0027]位于所述第二介质层上并填充所述第二开口的发射区；
[0028]其中，在形成所述基区之后，以及在形成所述发射区之前，所述基区执行热处理工艺。
[0029]本申请技术方案，至少包括如下优点：
[0030]本申请通过在形成所述基区之后的任意一步骤之前，对所述基区执行热处理工艺，可以避免所述基区中的P型离子的扩散的情况，从而提高所述基区的掺杂浓度，降低基区电阻，提高特征频率。
附图说明
[0031]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0032]图1是本专利技术实施例的HBT器件的制造方法的流程图；
[0033]图2
‑
图9是本专利技术实施例的制造HBT器件的各工艺步骤中的半导体结构示意图；
[0034]其中，附图标记说明如下：
[0035]100
‑
衬底，110
‑
重掺杂层，111
‑
重掺杂埋入结构，120
‑
集电区，130
‑
场氧化层，140
‑
第一介质层，150
‑
基区，160
‑
多晶硅层，170
‑
第二介质层，180
‑
侧墙结构，190
‑
发射区；
[0036]200
‑
第一开口，210
‑
第二开口。
具体实施方式
[0037]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0038]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种HBT器件的制造方法，其特征在于，包括：提供一衬底，所述衬底中形成有重掺杂层和多个间隔设置的场氧化层，所述重掺杂层靠近所述衬底的下表面，所述场氧化层的上表面与所述衬底的上表面齐平；在所述衬底中的相邻的所述场氧化层之间注入N型导电离子以形成集电区；在所述衬底上形成第一介质层，所述第一介质层中形成有第一开口；形成基区，并在所述基区生长过程中进行P型离子的在位掺杂，所述基区覆盖所述介质层以及填充所述第一开口；在所述基区上形成第二介质层；刻蚀所述第二介质层至所述基区表面以形成第二开口；以及，形成发射区，所述发射区覆盖所述第二介质层并填充所述第二开口，其中，所述发射区具有N型掺杂；其中，在形成所述基区之后的任意一步骤之前，还包括：对所述基区执行热处理工艺。2.根据权利要求1所述的HBT器件的制造方法，其特征在于，对所述基区执行快速热退火的热处理工艺，工艺温度为950℃～1100℃。3.根据权利要求1所述的HBT器件的制造方法，其特征在于，对所述基区执行尖峰退火的热处理工艺，工艺温度为950℃～1100℃。4.根据权利要求1所述的HBT器件的制造方法，其特征在于，在所述基区生长过程中进行硼离子的在位掺杂，掺杂浓度为1E19atoms/cm3～9E20atoms/cm3。5.根据权利要求1所述的HBT器件的制造方法，其特征在于，在所述衬底中，形成所述重掺杂层之后，以及在形成所述集电区之前，所述HBT器件的制造方法还包括：在所述衬底中形成N型重掺杂埋入结构，...

【专利技术属性】
技术研发人员：陈曦，黄景丰，杨继业，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：