形成半导体装置的方法和其中使用的光掩模制造方法及图纸

本申请涉及一种形成半导体装置的方法和其中使用的光掩模。一种方法包含：在半导体衬底的第一、第二、第三和第四区上方形成绝缘膜；在所述绝缘膜上形成聚酰亚胺膜；以及使用至少包含第一透射率的第一区、第二透射率的第二区、具有遮蔽材料的第三区和第四区的光掩模利用光刻方法使所述聚酰亚胺膜图案化，其中所述光掩模的所述第一、第二、第三和第四区分别对应于所述半导体衬底的所述第一、第二、第三和第四区。第四区。第四区。

【技术实现步骤摘要】
形成半导体装置的方法和其中使用的光掩模


[0001]本申请涉及半导体装置和形成半导体装置的方法及光掩模。

技术介绍

[0002]举例来说，在例如动态随机存取存储器(下文称为DRAM)等半导体装置中，在一些情况下设置处于金属互连件之间的具有低介电常数的低k膜以减小互连件之间的电容并且实现电路的高速操作。举例来说，SiOC和SiCN用作具有低介电常数的膜。在以下描述中，这些具有低介电常数的膜被称为低k膜。低k膜与氧化硅膜和氮化硅膜相比具有较低粘附性，且所述材料还易碎。出于这些原因，当分割上面形成有例如DRAM等半导体元件的半导体晶片以将半导体元件分成个别半导体芯片时，分割引起的裂缝有时在低k膜和膜界面(SiO2/SiOC、SiOC/SiCN、SiCN/SiO2)中传播并且到达半导体装置的主电路区，借此降低半导体装置的良率。

技术实现思路

[0003]在一个方面中，本申请提供一种方法，所述方法包括：在半导体衬底的第一、第二、第三和第四区上方形成绝缘膜；在所述绝缘膜上形成聚酰亚胺膜；以及使用至少包含第一透射率的第一区、第二透射率的第二区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，其包括：在半导体衬底的第一、第二、第三和第四区上方形成绝缘膜；在所述绝缘膜上形成聚酰亚胺膜；以及使用至少包含第一透射率的第一区、第二透射率的第二区、具有遮蔽材料的第三区和第四区的光掩模利用光刻方法使所述聚酰亚胺膜图案化，其中所述光掩模的所述第一、第二、第三和第四区分别对应于所述半导体衬底的所述第一、第二、第三和第四区。2.根据权利要求1所述的方法，其中所述半导体衬底的所述第四区不具有聚酰亚胺膜。3.根据权利要求1所述的方法，其中所述半导体衬底的所述第一区的所述聚酰亚胺膜的厚度小于所述半导体衬底的所述第二区的所述聚酰亚胺膜的厚度。4.根据权利要求1所述的方法，其中所述第二区的所述聚酰亚胺膜的厚度小于所述第三区的所述聚酰亚胺膜的厚度。5.根据权利要求1所述的方法，其中所述聚酰亚胺膜包含正性类型的感光材料。6.根据权利要求1所述的方法，其中，在所述光掩模中，所述第一区的所述第一透射率大于所述第二区的所述第二透射率。7.根据权利要求1所述的方法，其中，在所述光掩模中，所述第二区的所述第二透射率大于所述第三区的所述第三透射率。8.根据权利要求1所述的方法，其中，在所述光掩模中，所述第四区曝光。9.根据权利要求1所述的方法，其进一步包括使用所述聚酰亚胺膜作为蚀刻掩模来蚀刻所述绝缘膜。10.根据权利要求9所述的方法，其中所述半导体衬底的所述第一区和第二区的所述聚酰亚胺膜的厚度设定为使得在所述蚀刻期间被移除。11.根据权利要求1所述的方法，其中主电路部分和环绕所述主电路部分的切划部分布置在所述半导体衬底上方；进一步...

【专利技术属性】
技术研发人员：山口秀范，川北惠三，星野航，杉冈繁，前之园敏行，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：