半导体结构及其形成方法技术

一种半导体结构及其形成方法，该半导体结构的形成方法包括：形成凹槽在基板上。凹槽具有侧表面与底表面。形成第一介电层于凹槽的侧表面与底表面、以及基板上，以使第一介电层具有沟槽。填充第一导电材料于沟槽中。回蚀第一导电材料，以形成第一导电层并暴露位于凹槽的侧表面上的第一介电层的一部分。刻蚀第一介电层，使得位于凹槽的侧表面上的第一介电层的上述部分具有沿着远离凹槽的底表面的方向变小的宽度。填充第二导电材料于沟槽中，以形成在第一导电层上的第二导电层。本发明专利技术实施例提供的半导体结构及其形成方法，能够减少或避免产生在被形成的导电结构中的缺陷，来获得具有更优良的电性特征及可靠性的半导体结构。优良的电性特征及可靠性的半导体结构。优良的电性特征及可靠性的半导体结构。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术有关于一种半导体结构及其形成方法，特别是关于一种能够减少导电层中的缺陷的半导体结构及其形成方法。

技术介绍

[0002]近年来，因为屏蔽栅极沟槽式(shielded gate trench，SGT)MOSFET具有较低的导通电阻(Rds_on)，而能显著减少功率消耗的优点，所以SGT
‑
MOSFET被广泛应用与研究，并成为高频低压功率组件的主流。
[0003]而在SGT
‑
MOSFET中，经常依据使用者的需求而选择不同的导电材料作为不同电极来配置。一般而言，常见的电极材料包括金属、多晶硅、导电金属氧化物等。然而，由于SGT
‑
MOSFET中具有沟槽结构，因此填充电极材料时会受到沟槽结构本身的形状、沟槽的深宽比、及/或电极材料的种类所致的缺陷，影响被形成的电极的电性特征。进一步来说，甚至会影响整体SGT
‑
MOSFET的电性特征及可靠性。
[0004]因此，虽然现存的半导体结构及其形成方法已逐步满足它们既定的用途，但它们仍未在各方面皆彻底的符合要求。因此，关于进一步加工后可做为SGT
‑
MOSFET的半导体结构及其形成方法仍有一些问题需要克服。

技术实现思路

[0005]鉴于上述问题，本专利技术通过回蚀(etch back)导电材料；刻蚀介电层的一部分；以及再次填入导电材料的至少两阶段式形成步骤，减少或避免产生在被形成的导电结构中的缺陷，来获得具有更优良的电性特征及可靠性的半导体结构。
[0006]本专利技术提供一种半导体结构的形成方法。形成凹槽在基板上。凹槽具有侧表面与底表面。形成第一介电层于凹槽的侧表面与底表面、以及基板上，以使第一介电层具有沟槽。填充第一导电材料于沟槽中。回蚀第一导电材料，以形成第一导电层并暴露位于凹槽的侧表面上的第一介电层的一部分。刻蚀第一介电层，使得位于凹槽的侧表面上的第一介电层的上述部分具有沿着远离凹槽的底表面的方向变小的宽度。填充第二导电材料于沟槽中，以形成在第一导电层上的第二导电层。
[0007]本专利技术另提供一种半导体结构。半导体结构包括基板、第一介电层、屏蔽电极、第二介电层、栅极电极、以及源极电极。基板具有凹槽。凹槽包括第一凹槽及第二凹槽。第一介电层设置于第一凹槽的侧表面及底表面上、以及第二凹槽的侧表面及底表面上，且具有对应于第一凹槽的第一沟槽、以及对应于第二凹槽的第二沟槽。屏蔽电极设置于第一沟槽中。第二介电层设置于第一沟槽中且于屏蔽电极上。栅极电极设置于第一沟槽中且于第二介电层上。源极电极设置于第二沟槽中。其中，位于第二凹槽的侧表面上的第一介电层的一部分具有沿着远离第二凹槽的底表面的方向变小的宽度。
[0008]本专利技术提供的半导体结构可应用于多种类型的半导体装置，为让本专利技术的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
附图说明
[0009]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
[0010]图1至图9是根据本专利技术的一些实施例，绘示在各个阶段形成半导体结构的剖面示意图；及
[0011]图10至图19是根据本专利技术的一些实施例，绘示出基于图9所示的半导体结构，在各个阶段形成本专利技术的一些实施例的SGT
‑
MOSFET的剖面示意图。
[0012]附图标记说明：
[0013]1：半导体结构
[0014]100：基板
[0015]101：图案化硬掩模
[0016]110：第一掺杂区
[0017]120：第二掺杂区
[0018]120：凹槽
[0019]121：第一凹槽
[0020]122：第二凹槽
[0021]200：第一介电层
[0022]210、220：子介电层
[0023]300：第一导电材料
[0024]310、320：第一导电层
[0025]400：第二导电材料
[0026]410、420：第二导电层
[0027]430：光阻层
[0028]500：第二介电层
[0029]600：第三导电材料
[0030]610：第三导电层
[0031]700：第三介电层
[0032]701：通孔材料
[0033]710、720、730：接触插塞
[0034]800：金属层
[0035]CT：接触通孔
[0036]ILD：层间介电层
[0037]L1：第一深度
[0038]L2：第二深度
[0039]L3：第三深度
[0040]L4：第四深度
[0041]OP：开口
[0042]T：沟槽
[0043]T1：第一沟槽
[0044]T2：第二沟槽
[0045]W1：第一宽度
[0046]W2：第二宽度
[0047]W3：第三宽度
[0048]W4：第四宽度
[0049]W5：第五宽度
具体实施方式
[0050]以下本专利技术提供了很多不同的实施例或范例，用于实施所提供的半导体结构的不同组件。各组件和其配置的具体范例描述如下，以简化本专利技术实施例。当然，这些仅仅是范例，并非用以限定本专利技术。举例而言，叙述中若提及第一组件形成在第二组件之上，可能包括第一和第二组件直接接触的实施例，也可能包括额外的组件形成在第一和第二组件之间，使得它们不直接接触的实施例。此外，本专利技术实施例可能在不同的范例中重复参考数字及/或字母。如此重复是为了简明和清楚，而非用以表示所讨论的不同实施例及/或形态之间的关系。
[0051]在不同图式及说明的实施例中，相同或相似的组件符号被用来标明相同或相似的组件。可以理解的是，在方法的前、中、后可以提供额外的操作，且一些叙述的操作可为了该方法的其他实施例被取代或删除。
[0052]图1至图9是根据本专利技术的一些实施例，说明在各个阶段形成半导体结构1的剖面示意图。
[0053]如图1所示，提供半导体结构的基板100，且设置图案化硬掩模101于基板100上。基板100可为晶圆，例如为硅晶圆。基板100可为块材(bulk)半导体、或绝缘上覆半导体(semiconductor
‑
on
‑
insulation，SOI)基板。一般而言，绝缘上覆半导体基板包括形成在绝缘层上的一层半导体材料。绝缘层例如为埋置氧化(buried oxide，BOX)层、氧化硅层或类似的材料，其提供绝缘层在硅或玻璃基板上。其他的基板种类则包括例如为多重层或梯度(gradient)基板。
[0054]基板100本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：形成一凹槽在一基板上，所述凹槽具有一侧表面与一底表面；形成一第一介电层于所述凹槽的所述侧表面与所述底表面、以及所述基板上，以使所述第一介电层具有一沟槽；填充一第一导电材料于所述沟槽中；回蚀所述第一导电材料，以形成一第一导电层并暴露位于所述凹槽的所述侧表面上的所述第一介电层的一部分；刻蚀所述第一介电层，使得位于所述凹槽的所述侧表面上的所述第一介电层的所述部分具有沿着远离所述凹槽的所述底表面的方向变小的宽度；及填充一第二导电材料于所述沟槽中，以形成在所述第一导电层上的一第二导电层。2.如权利要求1所述的形成方法，其特征在于，所述刻蚀所述第一介电层的步骤包括：刻蚀在所述凹槽的所述侧表面上的所述第一介电层的一部分、以及在所述基板的顶表面上的所述第一介电层。3.如权利要求1所述的形成方法，其特征在于，所述刻蚀所述第一介电层的步骤包括：使用所述第一导电层作为刻蚀掩模，并通过湿式刻蚀工艺刻蚀所述第一介电层。4.如权利要求1所述的形成方法，其特征在于，在填充所述第二导电材料于所述沟槽的步骤中还包括：平坦化所述第二导电材料，使所述第二导电材料的顶表面与所述第一介电层的顶表面共平面。5.如权利要求1所述的形成方法，其特征在于，还包括：移除所述第二导电层的一部分，使得所述第二导电层的顶表面平行或低于所述基板的顶表面，并留下一导电结构；移除所述第一介电层的一部分，使得所述第一介电层的顶表面低于所述导电结构的顶表面；形成一第二介电层于所述第二导电层上；及形成一第三导电层于所述第二介电层上。6.如权利要求5所述的形成方法，其特征在于，所述导电结构包括所述第一导电层与剩余的所述第二导电层。7.如权利要求5所述的形成方法，其特征在于，还包括：形成一层间介电层于所述第三导电层上；...

【专利技术属性】
技术研发人员：陈暐钧，陈旷举，刘汉英，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：