【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
[0003]在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
[0004]目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
技术实现思路
[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高图形化目标层的图形传递精度和工艺效果。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层；在...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括用于形成目标图形的目标层；在所述基底上形成核心材料层；对所述核心材料层进行离子掺杂，适于提高所述核心材料层的耐刻蚀度，掺杂有离子的所述核心材料层作为抗刻蚀层，未掺杂有离子的所述核心材料层作为初始核心层，所述初始核心层沿第一方向延伸且沿第二方向间隔排列，所述第一方向和第二方向相垂直；形成贯穿与所述抗刻蚀层的侧壁相接触的部分初始核心层的间隙，剩余的所述初始核心层作为核心层，沿所述第二方向相邻所述核心层相对的侧壁分别为第一侧壁和第二侧壁；形成贯穿位于所述第一侧壁和第二侧壁之间的部分抗刻蚀层的沟槽，所述沟槽暴露出所述第一侧壁，且与位于所述第二侧壁上的间隙之间具有间隔；在所述沟槽的侧壁上形成掩膜侧墙，填充所述间隙，位于所述沟槽侧壁的所述掩膜侧墙围成第一凹槽；形成第二凹槽，贯穿位于所述第一凹槽和所述第二侧壁上的掩膜侧墙之间的抗刻蚀层；去除所述核心层，形成第三凹槽；以所述掩膜侧墙和抗刻蚀层为掩膜，图形化所述第一凹槽、第二凹槽和第三凹槽下方的目标层，形成目标图形。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述核心材料层之后，在进行离子掺杂之前，在所述核心材料层上形成分立的牺牲层，所述牺牲层沿所述第一方向延伸且沿第二方向间隔排列；在所述牺牲层的侧壁上形成牺牲侧墙；对所述核心材料层进行离子掺杂的步骤包括：对所述牺牲层和牺牲侧墙露出的核心材料层进行离子掺杂；所述半导体结构的形成方法还包括：在进行离子掺杂后，形成所述间隙和沟槽之前，在所述抗刻蚀层上形成覆盖所述牺牲侧墙侧壁的填充层；去除所述牺牲侧墙，在所述牺牲层和所述填充层的侧壁之间形成掩膜凹槽；形成所述间隙的步骤包括：刻蚀所述掩膜凹槽下方的所述初始核心层，在所述核心层和所述抗刻蚀层的侧壁之间形成所述间隙。3.如权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述间隙之后，形成所述沟槽；或者，在同一步骤中，形成所述间隙和沟槽。4.如权利要求3所述的半导体结构的形成方法，其特征在于，在形成所述间隙之后，形成所述沟槽；形成所述沟槽的步骤包括：在所述抗刻蚀层和核心层上形成覆盖层，所述覆盖层填充于所述间隙，所述覆盖层中形成有位于所述第一侧壁和第二侧壁之间的部分抗刻蚀层上方的图形开口；以所述覆盖层为掩膜，刻蚀所述图形开口下方的所述抗刻蚀层；去除所述覆盖层。5.如权利要求2所述的半导体结构的形成方法，其特征在于，在同一步骤中，形成所述间隙和沟槽；形成所述牺牲层的步骤中，沿所述第二方向相邻的牺牲层相对的侧壁分别为第三侧壁
和第四侧壁；在形成所述填充层后，形成所述间隙和沟槽之前，所述半导体结构的形成方法还包括：在所述填充层中形成开口，贯穿位于所述第三侧壁和第四侧壁之间的部分填充层，所述开口暴露出位于所述第三侧壁上的牺牲侧墙，且与位于所述第四侧壁上的牺牲侧墙之间具有间隔，或者，所述开口暴露出所述第三侧壁，且与位于所述第四侧壁上的掩膜凹槽之间具有间隔；形成所述间隙和沟槽的步骤包括：以所述填充层和牺牲层为掩膜，刻蚀所述掩膜凹槽下方的初始核心层以及所述开口下方的抗刻蚀层，形成所述间隙和所述沟槽。6.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述核心材料层进行离子掺杂的离...
【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。