涉及基于硬件的存储器复位以避免无响应的存储器的系统及方法技术方案

公开存储器操作的系统及方法，其提供无响应存储器装置的基于硬件的复位。在一个实施例中，示例性系统可包括：半导体存储器装置，其具有存储器阵列；控制器，其可包含用于控制存储器操作的固件组件；及复位电路，其包含通电电路系统及超时电路系统。所述复位电路可经配置以检测所述存储器装置何时处于无响应状态，并且在不使用可能受所述无响应状态冲击/影响的任何内部控制器组件的情况下复位所述存储器装置。装置。装置。

【技术实现步骤摘要】
【国外来华专利技术】涉及基于硬件的存储器复位以避免无响应的存储器的系统及方法
[0001]相关申请
[0002]本申请要求2019年8月16日提交的标题为“涉及无响应存储器装置的基于硬件的复位的系统及方法(SYSTEMS AND METHODS INVOLVING HARDWARE
‑
BASED RESET OF UNRESPONSIVE MEMORY DEVICES)”的美国专利申请序列号16/543,271的优先级，所述专利申请的全部公开内容由此以引用方式并入本文中。


[0003]本公开大体上涉及半导体存储器，且更确切地说，涉及用于实施已变得无响应的存储器装置的基于硬件的复位的系统及方法。

技术介绍

[0004]集成电路装置遍历广泛范围的电子装置，包含存储器装置，其通常被简称为存储器。存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
[0005]快闪存储器已发展成用于各种电子应用的广受欢迎的非易失性存储器源。快闪存储器通常使用允许高存储器密度、高可靠性及低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷陷阱)或其它物理现象(例如，相变或偏振)进行编程，存储器单元的阈值电压(Vt)变化确定每个存储器单元的数据状态(例如，数据值)。快闪存储器及其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话及可拆卸式存储器模块，且非易失性存储器的用途持续扩大。
[0006]NAND快闪存储器是常用类型的快闪存储器，如此称谓的原因在于布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器的存储器单元阵列布置成使得阵列中的一行中的每个存储器单元的控制栅极连接在一起以形成存取线，例如字线。阵列中的列包含在一对选择栅极之间，例如在源极选择晶体管与漏极选择晶体管之间串联连接在一起的存储器单元串(常常称为NAND串)。
[0007]此外，如果存储器变成无响应，则当前的NAND存储器装置提供各种方法来复位存储器。举例来说，某些命令可用于复位整个存储器装置，但此类命令通常经由也在存储器操作中使用的存储器控制电路系统及/或固件控制器来处理。与整个存储器装置相反，提供其它技术来复位擦除或编程操作，但此类技术通常还需要内部控制电路系统及/或固件。如果处理复位指令的控制电路系统及/或固件控制器也变得无响应，则这些技术不可用，这可能伴随低电压、非法序列等发生。因此，当存储器装置以此方式变得无响应时，用户可能没有追索权，因为在实际系统及操作中关机不是一个选项。更新存储器设计以避免此类缺陷也是一个挑战，因为由于在封装中添加额外引脚的成本及复杂性，添加另一个专用引脚以独
立于控制电路系统及固件执行此种复位也是不可行的。
[0008]所公开的实施例提供关于上述缺陷的改进的技术方案及/或以其它方式弥补或克服现有半导体存储器的上述及其它不足。
附图说明
[0009]通过如附图中所说明的实施例的以下描述，本公开的前述及其它目的、特征及优点将变得显而易见，其中参考标号贯穿各个视图指代相同的部分。图式未必按比例绘制，实际上重点在于说明本公开的原理。
[0010]图1是根据本公开的一些实施例的与处理器通信的存储器装置的简化框图。
[0011]图2是展示根据本公开的一些实施例的示例性存储器装置封装及相关联引脚分配的简化图。
[0012]图3是说明根据本公开的一些实施例的示例性复位及存储器控制电路系统的框图。
[0013]图4是展现根据本公开的一些实施例的超时复位电路系统行为及相关联延迟的通用波图。
具体实施方式
[0014]在以下详细描述中，参考附图，附图形成本专利技术的一部分且其中借助于图示展示特定实施例。在图式中，遍及若干视图，相似的附图标记描述大体上类似的组件。在不脱离本公开的范围的情况下可利用其它实施例，且可做出结构、逻辑及电改变。因此，以下详细描述不应被视为具有限制性意义。
[0015]举例来说，本文所使用的术语“半导体”可指一层材料、晶片或衬底，并包含任何基底半导体结构。“半导体”应被理解为包含蓝宝石上硅(SOS)技术、绝缘体上硅(SOI)技术、薄膜晶体管(TFT)技术、掺杂及未掺杂半导体、由基底半导体结构支撑的外延硅层，以及本领域的技术人员熟知的其它半导体结构。此外，当在以下描述中参考半导体时，可能已利用先前处理步骤在基底半导体结构中形成区/结，且术语半导体可包含含有此类区/结的下伏层。
[0016]除非另外根据上下文显而易见，否则如本文中所使用的术语导电(conductive)以及其各种相关形式(例如conduct、conductively、conducting、conduction、conductivity等)是指电学上的导电。类似地，除非另外根据上下文显而易见，否则如本文中所使用的术语连接(connecting)以及其各种相关形式(例如connect、connected、connection等)是指电连接。
[0017]将使用NAND存储器装置的实例论述各种实施例。然而，应理解，本文所公开的概念还可应用于其它形式的半导体存储器。
[0018]如下文更详细地解释，提供存储器操作的系统及方法，其提供无响应存储器装置的基于硬件的复位。在一个实施例中，示例性系统可包括：半导体存储器装置，其具有存储器阵列；控制器，其可包含用于控制存储器操作的固件组件；以及复位电路系统，其包含特殊超时电路。复位电路系统可经配置以检测存储器装置何时处于无响应状态，并且在不使用可能受无响应状态冲击/影响的任何内部控制器组件的情况下复位存储器装置。超时电
路可配置有基于特定存储器装置的参数及条件的超时延迟值。一旦启用，超时电路就可复位整个存储器装置，而不需要内部存储器控制电路系统或存储器的固件控制器中的任一个，即可能或可变得无响应的组件来处理相关复位指令。
[0019]图1是根据实施例的呈存储器(例如，存储器装置)100形式的第一设备与作为呈电子系统形式的第三设备的一部分的呈处理器130形式的第二设备进行通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、蜂窝电话等。例如存储器装置100外部的控制器的处理器130可为存储器控制器或其它外部主机装置。
[0020]存储器装置100包含以行及列逻辑地布置的存储器单元阵列104。逻辑行中的存储器单元通常连接到同一存取线(统称为字线)，而逻辑列中的存储器单元通常选择性地连接到同一数据线(统称为位线)。单个存取线可与超过一个逻辑行的存储器单元相关联，且单个数据线可与超过一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种存储器装置，其包括：至少一个存储器阵列；输入/输出电路系统，其耦合到所述至少一个存储器阵列且经配置以从所述至少一个存储器阵列读取及写入到所述至少一个存储器阵列；控制电路系统，其耦合到所述至少一个存储器阵列及所述输入/输出电路系统，且经配置以控制所述存储器装置的操作，所述控制电路系统包括：输出，其提供指示所述存储器装置忙碌的忙碌信号；存储器控制组件，其包含具有电连接的节点，所述电连接在所述存储器装置忙碌时使所述节点不起作用；复位电路系统，其耦合到所述控制电路系统且经配置以复位所述存储器装置，所述复位电路系统包括超时电路系统及逻辑，其中所述复位电路系统经配置以响应于确定所述超时电路已经激活长于预定时段而生成全局复位信号；其中所述超时电路系统经配置以响应于写入保护信号及响应于所述忙碌信号而激活，所述写入保护信号经配置以复位所述存储器装置的擦除或编程操作；其中所述全局复位信号经配置以对所述控制电路系统断电及通电以复位所述存储器装置。2.根据权利要求1所述的装置，其中所述复位电路系统由与所述存储器控制组件电分离的逻辑组成。3.根据权利要求1所述的装置，其中所述至少一个存储器阵列、所述输入/输出电路系统、所述控制电路系统及所述复位电路系统包含在半导体存储器封装内，所述封装包括提供所述写入保护信号的第一引脚及接收所述忙碌信号的第二引脚。4.根据权利要求3所述的装置，其中所述第二引脚是专用于提供所述忙碌信号的就绪/忙碌引脚，并且其中装置状态电路系统经配置以经由所述忙碌信号指示所述存储器装置何时：(i)处理编程操作、(ii)处理擦除操作，或(iii)在读取操作期间将数据传递到数据寄存器。5.根据权利要求1所述的装置，其中所述控制电路系统进一步包括耦合到所述第一引脚的写入保护电路系统及耦合到所述第二引脚的装置状态电路系统。6.根据权利要求5所述的装置，其中所述第一引脚是专用于接收写入保护信号的写入保护引脚，并且其中所述写入保护电路系统经配置以在所述写入保护信号活动时停用所有编程及擦除操作。7.根据权利要求1所述的装置，其中所述控制电路系统进一步包括一或多个固件控制器，所述固件控制器是与所述复位电路系统电分离的所述存储器控制组件的一部分。8.根据权利要求1所述的装置，其中将指示所述存储器装置何时忙碌或无响应的所述忙碌信号作为输入提供到所述复位电路系统。9.根据权利要求1所述的装置，其中所述超时电路经配置以根据所述写入保护信号及所述忙碌信号操作，其中当所述忙碌信号指示所述存储器装置忙碌或无响应时及当保持所述写入保护信号时触发超时电路输出。10.根据权利要求9所述的装置，其中所述复位电路系统包括第一逻辑电路，所述第一逻辑电路将所述写入保护信号与所述忙碌信号耦合以生成所述超时电路的控制输入，其中
当所述忙碌信号指示所述存储器装置忙碌时及当保持所述写入保护信号时，所述控制输入触发所述超时电路。11.根据权利要求1所述的装置，其进一步包括与对所述存储器装置通电相关联的通电电路系统，其中所述复位电路系统经配置以处理由所述通电电路系统提供的信号，对所述控制电路系统断电及通电，及因此将所述存储器装置从忙碌状态复位。12.根据权利要求11所述的装置，其中所述复位电路系统包括第二逻辑电路，其将所述通电电路系统的输出与所述超时电路系统的所述输出耦合，并且其中所述第二逻辑电路经配置以在高与低之间切换作为所述第二逻辑电路的输出提供的全局复位信号，以基于所述超时电路的所述输出产生所述控制电路系统的所述断电及所述通电。13.根据权利要求12所述的装置，其中所述控制电路系统经配置以在接收到所述全局复位信号上的低输出后复位所述存储器装置。14.一种方法，其包括：在存储器装置中接收写入保护信号，其经配置以复位所述存储器装置的擦除或编程操作；响应于所述写入保护信号及响应于来自所述存储器装置的控制器的忙碌信号，激活超时电路，所述超时电路是经配置以复位所述存储器装置的复位电路系统的一部分；确定已经由所述写入保护信号及所述忙碌信号将所述超时电路激活长于预定时段；由所述超时电路响应于确定已将所述超时电路激活长于所述预定时段而生成全局复位信号；及由所述复位电路系统响应于所述全局复位信号而对所述存储器装置的所述控制器断电及通电。15.根据权利要求14所述的方法，其进一步包括：将所述预定时段设定为大于以...

【专利技术属性】
技术研发人员：维普，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：