存储器、存储器控制方法和系统技术方案

公开了一种存储器、存储器控制方法和系统。存储器包括：第一电路集合，包括存储单元阵列、以及基于接收到的外部指令对存储单元阵列进行操作的第一控制逻辑电路；以及第二电路集合，包括第二控制逻辑电路和电源管理器。响应于低功耗状态指令，电源管理器禁用第一电路集合，存储器进入低功耗状态；响应于接收芯片选通信号和第一预定接口的输入信号的第一预定组合信号，第二控制逻辑电路使电源管理器为第一电路集合供电，使得存储器从低功耗状态进入待机状态。通过额外设置的逻辑控制电路，可以在该电路的控制下通过例如CS和CLK接口的组合信号退出能将所有无关电路断电的低功耗状态，从而在确保低功耗状态正确退出的情况下进一步降低存储器芯片的功耗。步降低存储器芯片的功耗。步降低存储器芯片的功耗。

【技术实现步骤摘要】
存储器、存储器控制方法和系统


[0001]本公开涉及存储器领域，尤其涉及一种存储器、存储器控制方法和相应系统。

技术介绍

[0002]闪存(Flash)，以其高存储密度，高可靠性和低功耗的特性，在现今得到愈发广泛的应用。闪存包括NAND闪存和NOR闪存。NOR闪存又称为代码型存储器，通常配合微控制器使用，支持芯片内执行(XIP，eXecute In Place)，并在汽车电子、可穿戴设备、智能家电、家用医疗设备等方向有着广泛的应用。NAND闪存则广泛应用在各种存储卡、U盘、SSD和eMMC等大容量设备中。随着设备性能和集成度的提高，以及分布式应用的特点，更换电池或频繁充电会带来诸多不便。因此，如何延长电池使用时间以及降低器件功耗是闪存应用目前面临的一个重要挑战。

技术实现思路

[0003]本公开要解决的一个技术问题是提供一种存储器、存储器控制方法和系统。本专利技术的存储器包括额外设置的逻辑控制电路，在该电路的控制下可以通过例如CS和CLK接口的信号组合退出能够将所有无关电路断电的低功耗状态，从而在确保低功耗状态正确退出的情况下进一步降低存储器芯片的功耗。
[0004]根据本公开的第一个方面，提供了一种存储器，包括：第一电路集合，包括存储单元阵列、以及基于接收到的外部指令对所述存储单元阵列进行操作的第一控制逻辑电路；以及第二电路集合，包括第二控制逻辑电路和电源管理器，其中，响应于进入低功耗状态指令，所述电源管理器禁用所述第一电路集合，所述存储器进入低功耗状态，响应于接收芯片选通信号和第一预定接口的输入信号的第一预定组合信号，所述第二控制逻辑电路使所述电源管理器为所述第一电路集合供电，使得所述存储器从所述低功耗状态进入待机状态。
[0005]可选地，所述第一预定接口是时钟接口，并且响应于接收到芯片选通信号和预定触发次数的时钟信号的所述第一预定组合信号，所述第二控制逻辑电路使所述电源管理器为所述第一电路集合供电。
[0006]可选地，所述第一预定接口包括如下的至少一个：保持接口；写保护接口；时钟接口；数据输入接口；和数据输出接口。
[0007]可选地，所述存储器包括电源端口，所述电源端口连接外部电源，所述第二电路集合由所述外部电源供电。
[0008]可选地，所述第二电路集合包括芯片选通信号缓冲和第一预定接口信号缓冲。
[0009]可选地，所述第一电路集合包括指令译码器，响应于所述指令译码器接收到进入低功耗状态指令，所述电源管理器禁用所述第一电路集合，所述存储器从待机状态进入低功耗状态。
[0010]可选地，所述第二电路集合包括还包括状态寄存器，其中，所述状态寄存器在待机状态和低功耗状态下处于使能状态。
[0011]可选地，所述存储器还包括第三电路集合，所述第三电路集合包括指令译码器，所述第二电路集合还包括状态寄存器和ID寄存器，响应于芯片选通信号和第二预定接口的输入信号的组合信号，所述第二控制逻辑电路使所述电源管理器为所述第三电路集合供电同时保持禁用所述第一电路集合，使得所述存储器从所述低功耗状态进入次低功耗状态。
[0012]根据本公开的第二个方面，提供了一种存储器控制方法，所述存储器包括第一电路集合和第二电路集合，所述第一电路集合包括存储单元阵列、以及基于接收到的外部指令对所述存储单元阵列进行操作的第一控制逻辑电路，第二电路集合包括第二控制逻辑电路和电源管理器，所述方法包括：响应于进入低功耗状态指令，所述电源管理器禁用所述第一电路集合，使得所述存储器进入低功耗状态；以及响应于芯片选通信号和预定接口输入信号的第一预定组合信号，所述第二控制逻辑电路使所述电源管理器为所述第一电路集合供电，使得所述存储器从所述低功耗状态进入待机状态。
[0013]根据本公开的第三个方面，提供了一种系统，包括：主机；接口总线；以及如第一方面所述的存储器，其通过所述输入输出接口与上述接口总线的连接，耦合至所述主机。
[0014]本专利技术通过接口组合信号的低功耗退出机制和专门的低功耗逻辑控制电路，能够在低功耗状态下关闭更多的电路并稳妥实现上述低功耗状态退出，由此进一步降低存储器功耗并提升鲁棒性。
附图说明
[0015]通过结合附图对本公开示例性实施方式进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施方式中，相同的参考标号通常代表相同部件。
[0016]图1示出了包含根据本专利技术一个实施例的存储器的系统的简化示意图。
[0017]图2示出了一个8管脚存储器芯片的顶视图的例子。
[0018]图3示出了根据本专利技术一个实施例的存储器的组成示意图。
[0019]图4示出了根据本专利技术一个实施例的存储器的状态切换示意图。
[0020]图5示出了根据本专利技术一个实施例的进入低功耗状态的时序图。
[0021]图6示出了根据本专利技术一个实施例的离开低功耗状态的时序图。
具体实施方式
[0022]下面将参照附图更详细地描述本公开的优选实施方式。虽然附图中显示了本公开的优选实施方式，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
[0023]参照附图将更详细地描述各个实施例。然而，本专利技术可以不同的形式实施，并不应被解释为受限于本文所阐述的实施例。相反的，提供这些实施例以便使本公开将是彻底且完整的，并且将本专利技术的范围充分地传达给本领域的技术人员。在本公开中，相同的附图标记在本专利技术的各个附图和实施例中表示相同的部件。
[0024]注意的是，附图是简化的原理图，因此不一定按比例绘制。在一些情况下，附图的各个部分可能已经被夸大，以便更清楚地说明所示实施例的某些特征。
[0025]进一步注意的是，在下面的描述中，阐述了具体的细节以便于理解本专利技术，然而，可在没有这些具体细节的一部分的情况下实践本专利技术。另外，注意的是，公知的结构和/或过程可能仅被简略地描述或者根本不被描述，以避免用不必要的公知细节来掩盖本公开。
[0026]还应注意，在一些情况下，对于相关领域的技术人员显而易见的是，除非另有特别说明，所描述的一个实施例相关的元件(也被称为特征)可以单独使用或与另一个实施例的其它元件组合使用。另外，如下对“第一”、“第二”甚至“第三”的使用，旨在对相同类别的不同对象加以区分以方便描述，而非对重要性或是先后次序的暗示。
[0027]如下将结合附图详细描述本专利技术的各个实施例，并且为了便于理解，首先将结合图1描述本专利技术的应用环境。
[0028]图1示出了包含根据本专利技术一个实施例的非易失性存储器的系统的简化示意图。所述系统10可以实现为电子装置，并且装置10可以如图所示包括主机200和存储器300，并经由总线100进行通信。
[0029]在此，主机200是指实现该装置10关键功能的部分，即，装置10的主要部分，并且主机200(或者本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，包括：第一电路集合，包括存储单元阵列、以及基于接收到的外部指令对所述存储单元阵列进行操作的第一控制逻辑电路；以及第二电路集合，包括第二控制逻辑电路和电源管理器，其中，响应于进入低功耗状态指令，所述电源管理器禁用所述第一电路集合，所述存储器进入低功耗状态，响应于接收芯片选通信号和第一预定接口的输入信号的第一预定组合信号，所述第二控制逻辑电路使所述电源管理器为所述第一电路集合供电，使得所述存储器从所述低功耗状态进入待机状态。2.如权利要求1所述的存储器，其中，所述第一预定接口是时钟接口，并且响应于接收到芯片选通信号和预定触发次数的时钟信号的所述第一预定组合信号，所述第二控制逻辑电路使所述电源管理器为所述第一电路集合供电。3.如权利要求1所述的存储器，其中，所述第一预定接口包括如下的至少一个：保持接口；写保护接口；时钟接口；数据输入接口；和数据输出接口。4.如权利要求1所述的存储器，其中，所述存储器包括电源端口，所述电源端口连接外部电源，所述第二电路集合由所述外部电源供电低功耗。5.如权利要求1所述的存储器，其中，所述第二电路集合包括芯片选通信号缓冲和第一预定接口信号缓冲。6.如权利要求1所述的存储器，其中，所述第一电路集合包括指令译码器，响应于所述指令译码器接收到进入低功耗状态指令，所述电源管理器禁用所述第一电路集合，所述存储器从待机...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：上海格易电子有限公司，
类型：发明
国别省市：