氧化物场沟槽(OFT)二极管控制器件制造技术

本公开的实施例涉及氧化物场沟槽(OFT)二极管控制器件。一种器件，包括连接在第一节点与第一端子之间的可控电流源，第一端子耦合到可控二极管的阴极。电容器连接在第一节点与第二端子之间，第二端子耦合到可控二极管的阳极。第一开关连接在第一节点与第三端子之间，第三端子耦合到可控二极管的栅极。第二开关连接在第二端子与第三端子之间。第一二极管连接在第三端子与第二端子之间，第一二极管的阳极优选耦合到第三端子。优选耦合到第三端子。优选耦合到第三端子。

【技术实现步骤摘要】
氧化物场沟槽(OFT)二极管控制器件
[0001]优先权要求
[0002]本申请要求于2020年08月28日提交的法国专利申请No.2008791的优先权，其内容在法律允许的最大范围内通过引用以其整体并入于此。


[0003]本公开总体涉及电子电路，并且更具体地涉及用于控制诸如OFT(“氧化物场沟槽”)二极管的可控二极管的器件。

技术介绍

[0004]图1是美国专利申请公开No.2020/0105946(其在法律允许的最大范围内通过引用以其整体并入本文)的图1的副本。图1示出了氧化物场沟槽(OFT)二极管10的一个示例。
[0005]二极管10包括例如由硅制成的半导体衬底20。二极管10包括例如电连接到衬底的下表面的阴极端子K和阳极端子A。二极管10包括从衬底20的上表面在衬底20中延伸的沟槽22。沟槽22例如规则地间隔开，并且例如彼此平行或呈同心环的形状。
[0006]二极管10包括如下所述的结构30A，每个结构30A位于沟槽22中，例如，在二极管10的任一侧上有两个结构30A。优选地，在结构30A之间，二极管10还包括一个或多个结构30。
[0007]在相关沟槽22中，每个结构30包括位于沟槽22上部中的传导区域302。区域302与沟槽22的壁分离，即与衬底20分离，并且例如，区域302通过布置在区域302的任一侧上的一个或多个电介质层304来与相关沟槽22的壁分离。区域302和沟槽22的壁由短距离d分离，距离d优选短于10nm，例如，短于7nm。
[0008]每个结构30还包括在低于(或深于)区域302的沟槽中延伸的传导区域306。在图1图示的示例中，区域302和306是一体的，但是作为变型，两个区域302与306可以通过一个或多个电介质层彼此分离并且电绝缘，然后两个区域302与306从衬底20的上表面延伸。
[0009]区域306例如位于比区域302更远离沟槽22的壁的位置。区域306例如通过一个或多个电介质层308与衬底20分离，电介质层308覆盖沟槽22的壁和底部。层308的厚度例如大于约100nm，优选在250nm至1000nm的范围内。
[0010]结构30A使用与结构30相同的元件。然而，在结构30A中，上述距离d在二极管10的外侧不存在。作为示例，层308然后在区域302与相关沟槽22的壁之间、在二极管10的外侧上延伸。层308可以接合绝缘层44，绝缘层44覆盖二极管外围上的衬底。
[0011]作为示例，区域302和306由掺杂多晶硅制成，并且层304和308由氧化硅制成。
[0012]然后，可以在与每个层304接触的衬底20的部分中形成晶体管T1，所考虑的区域302形成晶体管T1的栅极。作为示例，晶体管T1具有N沟道。每个晶体管T1包括P型掺杂的沟道区域202(P)。作为示例，每个沟道区域202在两个相邻沟槽22之间延伸，并且因此为两个相邻晶体管T1共有。优选地，每个区域202具有冠有接触区域204(P+，比区域202更重地P型掺杂)的中心区域。
[0013]每个晶体管T1还包括位于沟道区域202下方的漏极区域206(N
‑
)。作为示例，每个
漏极区域206在两个相邻的沟槽22之间延伸，并且为相邻晶体管T1共有。漏极区域206可以在沟槽22下方继续并且然后可以在沟槽22下方相遇。例如，区域206在接触区域208(N+)的顶部并且与其接触，接触区域208(N+)在衬底20的下部上延伸并且电耦合到端子K。
[0014]每个晶体管T1还包括优选地邻靠层304定位的源极区域210(N+)。例如，源极区域210比漏极区域206更重地N型掺杂。
[0015]在二极管10中，晶体管T1的栅极区域302、源极区域210和接触区域204优选地电连接到阳极端子A。因此，二极管10由一个或多个晶体管T1定义。为了实现这一点，作为示例，可能位于界面层42上的传导层40覆盖衬底20和沟槽22。区域302和306从层40或可能的界面层42在沟槽22中延伸。
[0016]因此，在图1中，OFT二极管10包括多个结构30A并且可能包括30。在相关沟槽22中，每个结构30A、30包括通过小于约10nm的距离d与衬底20分离的传导区域302，并且包括比区域302更深地延伸到衬底20中的传导区域306。二极管10由一个或多个晶体管T1定义，具有在沟槽22中的两个沟槽之间延伸的至少一个沟道区域202。区域302定义二极管10的晶体管T1的栅极，即二极管10的栅极。二极管10包括接触区域204，接触区域204将二极管10的每个晶体管T1的沟道区域202电耦合到阳极传导层40。
[0017]当经由栅极电位被适当控制时，关于图1描述的OFT二极管10具有低反向漏电流和低正向压降。这使得在目标是尽可能低的反向电流和尽可能低的电压降的应用中(例如在功率应用中)，OFT二极管10成为代替以同步整流控制的MOS晶体管或非可控(无栅极)二极管的良好候选。
[0018]期望具有克服了已知OFT二极管控制器件的全部或部分缺点的氧化物场沟槽(OFT)二极管控制器件。
[0019]还期望具有包括OFT二极管和OFT二极管控制器件的偶极子，该OFT二极管控制器件克服了已知OFT二极管控制器件的全部或部分缺点。实际上，这种偶极子将使得能够例如用该偶极子来代替电路的非可控二极管，而无需电路的进一步修改。

技术实现思路

[0020]一个实施例克服了已知氧化物场沟槽(OFT)二极管控制器件的全部或部分缺点。
[0021]一个实施例提供一种偶极子，其包括OFT二极管和用于控制OFT二极管的器件，该器件克服了已知OFT二极管控制器件的全部或部分缺点。
[0022]一个实施例提供了一种器件，包括：可控电流源，连接在第一节点与第一端子之间，第一端子耦合到可控二极管的阴极；电容器，连接在第一节点与第二端子之间，第二端子耦合到可控二极管的阳极；第一开关，连接在第一节点与第三端子之间，第三端子耦合到可控二极管的栅极；第二开关，连接在第二端子与第三端子之间；以及第一二极管，连接在第三端子与第二端子之间，第一二极管的阳极优选耦合到第三端子。
[0023]根据一个实施例，器件包括电路，该电路被配置为基于在第一端子与第二端子之间的电位差来控制电流源、第一开关和第二开关。
[0024]根据一个实施例，电路被配置为：当电位差小于第一阈值(优选为负或零)时，控制从源极到电容器的电流递送；当电位差大于第二阈值(优选为正或零)时，控制第一开关为接通状态；以及当电位差低于第三阈值(优选为负或零)时，控制第二开关为接通状态。
[0025]根据一个实施例：电流源是第一NPN型双极晶体管，其具有耦合到第一节点的发射极，并且具有耦合到第一端子的集电极；第一开关是第二PNP型双极晶体管，具有耦合到第一节点的发射极，并且具有耦合到第三端子的集电极；并且第二开关是第三NPN型双极晶体管，其具有耦合到第二端子的发射极，并且具有耦合到第三本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种器件，包括：电子器件，包括：可控电流源，耦合在第一节点与第一端子之间，所述第一端子被耦合到可控二极管的阴极；电容器，耦合在所述第一节点与第二端子之间，所述第二端子被耦合到所述可控二极管的阳极；第一开关，耦合在所述第一节点与第三端子之间，所述第三端子被耦合到所述可控二极管的栅极；第二开关，耦合在所述第二端子与所述第三端子之间；以及第一二极管，耦合在所述第三端子与所述第二端子之间，所述第一二极管的阳极被耦合到所述第三端子。2.根据权利要求1所述的器件，还包括电路，所述电路被配置为基于在所述第一端子与所述第二端子之间的电位差，来控制所述可控电流源、所述第一开关和所述第二开关。3.根据权利要求2所述的器件，其中所述电路被配置为：当所述电位差小于第一阈值时，控制所述可控电流源向所述电容器递送电流；当所述电位差大于第二阈值时，控制所述第一开关为接通状态；以及当所述电位差低于第三阈值时，控制所述第二开关为接通状态。4.根据权利要求3所述的器件，其中：所述可控电流源是第一双极晶体管，具有耦合到所述第一节点的发射极、以及耦合到所述第一端子的集电极；所述第一开关是第二双极晶体管，具有耦合到所述第一节点的发射极、以及耦合到所述第三端子的集电极；以及所述第二开关是第三双极晶体管，具有耦合到所述第二端子的发射极、以及耦合到所述第三端子的集电极。5.根据权利要求4所述的器件，其中所述电路包括：第一电阻器，将所述第一端子耦合到所述第一双极晶体管的基极；第二电阻器，将所述第一端子耦合到所述第二双极晶体管的基极；第二二极管，耦合在所述第一双极晶体管的基极与所述第二双极晶体管的基极之间，所述第二二极管的阳极耦合到所述第一双极晶体管的基极；以及第三二极管，耦合在所述第二双极晶体管的基极与所述第三双极晶体管的基极之间，所述第三二极管的阳极耦合到所述第二双极晶体管的基极。6.根据权利要求5所述的器件，其中所述第二二极管的阈值电压等于所述第一双极晶体管的基极
‑
发射极二极管的阈值电压。7.根据权利要求5所述的器件，其中跨所述电容器的最大电压至少部分地由所述第三二极管的阈值电压确定。8.根据权利要求5所述的器件，其中所述第一阈值至少部分地由所述第一二极管的阈值电压确定。9.根据权利要求5所述的器件，其中所述电路包括二极管，所述二极管与所述第一电阻器串联连接在所述第一端子与所述第一双极晶体管的基极之间，所述第一阈值至少部分地
由所述二极管的反向导通阈值电压确定。10.根据权利要求9所述的器件，其中所述二极管包括齐纳二极管。11.根据权利要求5所述的器件，其中所述第二阈值至少部分地由所述第三二极管的阈值电压确定。12.根据权利要求11所述的器件，其中所述第二阈值至少部分地由所述可控二极管的阈值电压确定。13.根据权利要求5所述的器件，其中所述第三阈值至少部分地由所述第三二极管的阈值电压确定。14.根据权利要求5所述的器件，其中所述电路还包括二极管，所述二极管与第三电阻器串联在所述第一端子与所述第三双极晶体管的基极之间，所述第三阈值至少部分地由所述二极管的阈值电压确定。15.根据权利要求5所述的器件，其中所述电路还包括电阻器，所述电阻器耦合在所述第三双极晶体管的基极与所述第二端子之间。16.根据权利要求5所述的器件，其中所述电路包括用于使所述第三双极晶体管去饱和的二极管，所述二极管耦合在所述第三双极晶体管的基极与集电极之间。17.根据权利要求3所述的器件，其中所述第一阈值是负电位。18.根据权利要求3所述的器件，其中所述第一阈值是接地。19.根据权利要求3所述的器件，其中所述第二阈值是正电位。20.根据权利要求3所述的器件，其中所述第二阈值是接地。21.根据权利要求3所述的器件，其中所述第三阈值是负电位。22.根据权利要求3所述的器件，其中所述第三阈值是接地。23.根据权利要求1所述的器件，还包括电感，所述电感耦合在所述第二端子与所述可控二极管的阳极之间。24.根据权利要...

【专利技术属性】
技术研发人员：F，
申请(专利权)人：意法半导体图尔公司，
类型：发明
国别省市：