描述了一种用于校准集成电路器件中的电路的电路装置。所述电路装置可以包括：主电路(1102)，被配置为在第一输入处(1106)接收输入数据以及在第一输出处(1108)生成输出数据，其中所述输出数据基于输入数据和主电路的功能；复制电路(1104)，被配置为在第二输入处(1114)接收校准数据以及基于校准数据在第二输出处(1118)生成校准输出数据，其中复制电路提供主电路的功能的复制功能；以及校准电路(1120)，被配置为在前台校准模式期间从主电路接收输出数据，并且在后台校准模式期间从复制电路接收校准输出数据；其中，校准电路在后台校准模式期间向主电路提供控制信号。还描述了校准集成电路器件中的电路的方法。成电路器件中的电路的方法。成电路器件中的电路的方法。
【技术实现步骤摘要】
【国外来华专利技术】用于校准集成电路器件中电路的电路和方法
[0001]各种实施例总体上涉及集成电路，并且更具体地涉及用于校准集成电路器件中电路的电路和方法。
技术介绍
[0002]现代网络负责将可操作以交换数据的计算设备互连。例如，在计算机或服务器中，数据可以沿着公共背板从电路板交换到电路板。在一些实施方式中，数据可以长距离交换，例如，从旅行社的计算机到云网络上的航空公司服务器。现代网络可能采用多种介质，包括物理线路、射频(RF)信道、或光纤。在计算设备之间交换的数据可以包括包含多个比特的数据包。在一些网络实施方式中，可以同时发送和接收比特。这种通信可以称为并行并且可以包括被称为总线的多个并行连接。在一些实施方式中，可以一次一比特地或串行地传输数据。
[0003]在给定一个共同的信号频率的情况下，串行数据通信比并行通信慢，因为在串行通信情况下每一比特都是单独传输的，而在并行通信中，一组比特在顺序时间片中同时进行通信。然而，随着通信信号频率的增加(和时间片的减少)，比特传输时间可能成为导致关于并行数据实施方式中同时的数据到达时间方面的挑战的重要因素。由于串行传输实施方式一次传输一比特数据，因此本质上不存在同步数据。串行传输的这一方面可以允许以更高的信令频率来传输数据。因此，网络设计者可以针对特定应用权衡并行与串行数据传输的各种优点和缺点。
技术实现思路
[0004]描述了一种用于校准集成电路器件中电路的电路装置。所述电路装置可以包括：主电路，被配置为在第一输入处接收输入数据以及在第一输出处生成输出数据，其中输出数据基于输入数据和主电路的功能；复制电路被配置为在第二输入接收校准数据以及基于校准数据在第二输出处生成校准输出数据，其中复制电路提供主电路功能的复制功能；并且校准电路被配置为在前台校准模式期间从主电路接收输出数据，以及在后台校准模式期间从复制电路接收校准输出数据，其中校准电路在后台校准期间向主电路提供控制信号模式。
[0005]在一些实施方式中，所述电路还可以包括选择电路，其被配置为接收来自主电路的输出数据和来自复制电路的校准输出数据，其中所述选择电路在前景校准模式期间控制对输出数据和校准输出数据的选择。
[0006]在一些实施方式中，主电路可以包括被配置为接收并行输入数据并生成串行输出数据的第一串行器电路，其中第一串行器电路在操作模式期间生成串行输出数据。
[0007]在一些实施方式中，复制电路可以包括被配置为在操作模式期间接收并行测试模式并生成校准输出数据的第二串行器电路。
[0008]在一些实施方式中，校准电路可以被配置为接收输入时钟信号的多个时钟相位，
并且由校准电路生成的校正时钟信号可以耦接到主电路的第一控制端和复制电路的第二控制端。
[0009]在一些实施方式中，校准电路可以被配置为在前台校准模式期间接收复制电路的校准输出数据以确定初始复制校正码。
[0010]在一些实施方式中，校准电路可以被配置为在后台校准模式期间接收复制电路的校准输出数据以确定更新的复制校正码。
[0011]在一些实施方式中，校准电路可以确定初始复制校正码和更新的复制校正码之间的差别。
[0012]在一些实施方式中，校准电路可以基于针对主电路的初始校准校正码以及初始复制校正码与更新后的复制校正码之间的差别来生成送到主电路和复制电路的校正控制信号。
[0013]在一些实施方式中，所述校正控制信号可以包括校正时钟信号。
[0014]还描述了一种用于校准集成电路器件中的电路的方法。所述方法可以包括：配置主电路以在第一输入处接收输入数据并在第一输出处生成输出数据，其中输出数据基于输入数据和主电路的功能；配置复制电路以在第二输入处接收校准数据并基于校准数据在第二输出处生成校准输出数据，其中复制电路提供主电路功能的复制功能；以及配置校准电路以在前台校准模式期间接收来自主电路的输出数据，以及在后台校准模式期间接收来自复制电路的校准输出数据，其中校准电路在后台校准模式期间向主电路和复制电路提供控制信号。
[0015]在一些实施方式中，所述方法还可以包括配置选择电路以接收来自主电路的输出数据和来自复制电路的校准输出数据，其中选择电路在前台校准模式期间控制对输出数据和校准输出数据的选择。
[0016]在一些实施方式中，主电路可以包括被配置为接收并行输入数据并生成串行输出数据的第一串行器电路，其中第一串行器电路在操作模式期间生成串行输出数据。
[0017]在一些实施方式中，复制电路可以包括被配置为在操作模式期间接收并行测试模式并生成校准输出数据的第二串行器电路。
[0018]在一些实施方式中，所述方法还可以包括配置校准电路以接收输入时钟信号的多个时钟相位，并将校准电路生成的校正时钟信号耦接到主电路的第一控制端和复制电路的第二控制端。
[0019]在一些实施方式中，校准电路可以被配置为在前台校准模式期间接收复制电路的校准输出数据以确定初始复制校正码。
[0020]在一些实施方式中，校准电路可以被配置为在后台校准模式期间接收复制电路的校准输出数据以确定更新的复制校正码。
[0021]在一些实施方式中，所述方法还可以包括确定初始复制校正码和更新的复制校正码之间的差别。
[0022]在一些实施方式中，所述方法还可以包括基于主电路的初始校正码以及初始复制校正码与更新后的复制校正码之间的差别，生成送到主电路和复制电路的校正控制信号。
[0023]在一些实施方式中，校正控制信号可以包括校正时钟信号。
[0024]在附图和以下描述中阐述了各种实施例的细节。从描述和附图以及从权利要求
中，其他特征和优点将是显而易见的。
附图说明
[0025]图1描绘了在串行器集成电路(IC)或模块内实现的示例性多路复用器时钟相位校准模块，所述多路复用器时钟相位校准模块提高了高速串行器/解串器(SERDES)应用的可靠性和抗噪性。
[0026]图2描绘了示例性的4到1多路复用器实现方案。
[0027]图3描绘了与示例性时钟相位对齐模块组合的多路复用器。
[0028]图4A、4B和4C描绘了响应于可变时钟相位，来自具有可变占空比的示例性多路复用器电路的输出数据流。
[0029]图5描绘了示例性占空比校准模块。
[0030]图6A和6B描绘了示例性时钟相位对齐模块。
[0031]图7描绘了展示在没有多路复用器时钟相位校准模块的情况下的时钟抖动的示例性眼图。
[0032]图8描绘了展示在具有多路复用器时钟相位校准模块的情况下的时钟抖动的示例性眼图。
[0033]图9A和9B描绘了可以在其上实施所公开的电路和工艺的示例性可编程集成电路(IC)。
[0034]图10描绘了示例性时钟相位对齐方法的流程图。
[0035]图11描绘了用于使用复制电路校准主电路的电路装置的框图。
[0036]图12描绘了示出校准用于接收输入数据和生成输出数据的电路的方法的本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种用于校准集成电路器件中的电路的电路装置，其特征在于，所述电路装置包括：主电路，其配置为在第一输入处接收输入数据，以及在第一输出处生成输出数据，其中所述输出数据基于所述输入数据和所述主电路的功能；复制电路，其配置为在第二输入处接收校准数据，以及基于所述校准数据在第二输出处生成校准输出数据，其中所述复制电路提供所述主电路的功能的复制功能；和校准电路，其配置为在前台校准模式期间接收来自所述主电路的所述输出数据，以及在后台校准模式期间接收来自所述复制电路的所述校准输出数据；其中，所述校准电路在所述后台校准模式期间向所述主电路和所述复制电路提供控制信号。2.根据权利要求1所述的电路装置，其特征在于，所述电路装置还包括选择电路，其配置为接收来自所述主电路的所述输出数据和来自所述复制电路的所述校准输出数据，其中所述选择电路在所述前台校准模式期间控制对所述输出数据和所述校准输出数据的选择。3.根据权利要求1所述的电路装置，其特征在于，所述主电路包括第一串行器电路，其配置为接收并行输入数据并生成串行输出数据，其中所述第一串行器电路在操作模式期间生成所述串行输出数据。4.根据权利要求3所述的电路装置，其特征在于，所述复制电路包括第二串行器电路，其配置为在所述操作模式期间接收并行测试模式并生成所述校准输出数据。5.根据权利要求4所述的电路装置，其特征在于，所述校准电路被配置为接收输入时钟信号的多个时钟相位，并且由所述校准电路生成的校正时钟信号被耦接到所述主电路的第一控制端和所述复制电路的第二控制端。6.根据权利要求1所述的电路装置，其特征在于，所述校准电路被配置为在所述前台校准模式期间接收所述复制电路的所述校准输出数据以确定初始复制校正码。7.根据权利要求6所述的电路装置，其特征在于，所述校准电路被配置为在所述后台校准模式期间接收所述复制电路的校准输出数据以确定更新复制校正码。8.根据权利要求7所述的电路装置，其特征在于，所述校准电路确定所述初始复制校正码和所述更新复制校正码之间的差别。9.根据权利要求8所述的电路装置，其特征在于，所述校准电路基于针对所述主电路的初始校准校正码以及所述初始复制校正码与所述更新复制校正码之间的差别，生成送到所述...
【专利技术属性】
技术研发人员：C，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。