时钟补偿电路制造技术

时钟补偿电路包括：延迟电路，其被配置为通过将多个第一时钟信号延迟来产生多个第二时钟信号；电压转换电路，其被配置为将多个第二时钟信号之间的相位差转换为电压，并将所转换的电压输出为多个相位差电压；以及比较电路，其被配置为通过将多个相位差电压与参考电压进行比较来产生多个相位差检测信号。时钟补偿电路还包括：相位误差控制电路，其被配置为根据多个第二时钟信号中的任意一个和多个相位差检测信号来产生用于控制延迟电路、电压转换电路和比较电路的多个控制信号。换电路和比较电路的多个控制信号。换电路和比较电路的多个控制信号。

【技术实现步骤摘要】
时钟补偿电路
[0001]相关申请的交叉引用
[0002]本申请要求于2020年5月29日向韩国知识产权局提交的申请号为10
‑
2020
‑
0065009的韩国专利申请的优先权，其全部内容通过引用合并于此。


[0003]各种实施例通常可以涉及半导体电路，并且更具体地，涉及时钟补偿电路。

技术介绍

[0004]近年来，随着存储系统的技术发展，需要高速数据处理，以及因此针对半导体存储器件也需要高的数据传输速率。
[0005]为了满足从外部系统串行输入的数据的高数据传输速率或数据高带宽，在半导体存储器件内应用了预取方案。
[0006]半导体存储器件将从外部输入的数据并行化并将要输出到外部的数据串行化。
[0007]预取是锁存从外部串行输入的数据并使串行输入的数据并行化的操作，并且半导体存储器件必须利用具有不同相位的时钟信号(例如，多相时钟信号)以进行这种操作。
[0008]存储系统以及高运行接口类型(high
‑
operation interface type)的数据处理系统使用多相时钟信号。
[0009]随着时钟信号的频率增大，可能导致多相时钟信号之间的相位误差，以及因此，使用其中出现误差的多相时钟信号的半导体存储器件的性能(诸如运行速度)可能会劣化。

技术实现思路

[0010]本公开的一些实施例针对一种能够补偿相位误差的时钟补偿电路。
[0011]在本公开的一个实施例中，一种时钟补偿电路可以包括：延迟电路，其被配置为通过将多个第一时钟信号延迟来产生多个第二时钟信号；电压转换电路，其被配置为将多个第二时钟信号之间的相位差转换为电压，并将所转换的电压输出为多个相位差电压；比较电路，其被配置为通过将多个相位差电压与参考电压进行比较来产生多个相位差检测信号；以及相位误差控制电路，其被配置为根据多个第二时钟信号中的任意一个和多个相位差检测信号来产生用于控制延迟电路、电压转换电路和比较电路的多个控制信号。
[0012]在本公开的一个实施例中，一种时钟补偿电路可以包括：延迟电路，其被配置为通过根据延迟控制信号而将多个第一时钟信号延迟来产生多个第二时钟信号；电压转换电路，其被配置为根据电压转换控制信号而将多个第二时钟信号之间的相位差转换为电压，并将所转换的电压输出为多个相位差电压；比较电路，其被配置为通过将多个相位差电压与参考电压进行比较来产生多个相位差检测信号；以及相位误差控制电路，其被配置为在利用参考电压选择信号来调整参考电压的电平的同时，监测多个相位差检测信号的变化，并且调整延迟控制信号的值，从而根据监测结果来补偿多个第二时钟信号的相位误差。
[0013]在本公开的一个实施例中，一种时钟补偿电路可以包括：延迟电路，其被配置为通
过根据延迟控制信号而将多个第一时钟信号延迟来产生多个第二时钟信号；相位差脉冲发生电路，其被配置为将与多个第二时钟信号之间的相位差相对应的脉冲输出为多个相位差脉冲；电压转换电路，其被配置为根据电压转换控制信号而将多个相位差脉冲转换为电压，并将所转换的电压输出为多个相位差电压；比较电路，其被配置为通过将多个相位差电压与参考电压进行比较来产生多个相位差检测信号；以及相位误差控制电路，其被配置为在利用参考电压选择信号来调整参考电压的电平的同时，监测多个相位差检测信号的变化，并且调整所述延迟控制信号的值，从而根据监测结果来补偿多个第二时钟信号的相位误差。
[0014]在下面更详细地描述这些和其他特征、方面以及实施例。
附图说明
[0015]通过以下结合附图的详细描述，将更加清楚地理解本公开的主题的上述和其他方面、特征和优点，其中：
[0016]图1是示出本公开的实施例的时钟补偿电路的配置的示图；
[0017]图2是示出图1的时钟发生电路的配置的示图；
[0018]图3是示出图1的延迟电路的配置的示图；
[0019]图4是示出图1的电压转换电路的配置的示图；
[0020]图5是示出图1的参考电压发生电路的配置的示图；
[0021]图6是示出图1的相位误差控制电路的配置的示图；
[0022]图7是示出图6的控制信号发生电路的配置的示图；
[0023]图8是示出根据本公开的实施例的时钟补偿电路的操作方法的示例的时序图；
[0024]图9和图10是用于描述根据本公开实施例的时钟补偿电路的相位误差补偿方法的示图；
[0025]图11是示出根据本公开的实施例的时钟补偿电路的操作方法的另一示例的时序图；
[0026]图12是示出根据本公开的另一实施例的时钟补偿电路的配置的示图；
[0027]图13是示出图12的相位差脉冲发生电路的配置的示图；
[0028]图14是示出图12的电压转换电路的配置的示图；
[0029]图15和图16是用于描述根据本公开的另一实施例的时钟补偿电路的相位误差补偿方法的示图。
具体实施方式
[0030]参考附图详细描述了本公开的各种实施例。附图是各种实施例(和中间结构)的示意性图示。这样，可以预期由于例如制造技术和/或公差导致的图示的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文中所示的特定配置和形状，而是可以包括不偏离如所附权利要求书中所限定的本公开的精神和范围的、在配置和形状方面的偏差。
[0031]本文中参考本公开的理想实施例的截面图和/或平面图来描述本公开。然而，本公开的实施例不应被解释为对本公开进行限制。尽管示出并描述了本公开的一些实施例，但是本领域普通技术人员将理解，可以在不脱离本公开的原理和精神的情况下对这些实施例
做出改变。
[0032]在下文中，本公开的实施例仅仅是补偿作为多相时钟信号的四相时钟信号的相位差的时钟补偿电路的配置示例，但是时钟补偿电路的配置不限于此并且可以根据多相时钟信号的数量以及电路设计方案等而改变。
[0033]图1是示出根据实施例的时钟补偿电路的配置的示图。
[0034]参考图1，时钟补偿电路100可以包括延迟电路120、电压转换电路150、比较电路160、参考电压发生电路180和相位误差控制电路190。
[0035]延迟电路120可以通过将多个第一时钟信号ICLKPRE、QCLKPRE、ICLKBPRE和QCLKBPRE延迟根据延迟控制信号D<1:4><0:N>而调整的第一延迟时间来产生多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB。
[0036]电压转换电路150可以根据电压转换控制信号CHGENB而将多个第二时钟信号ICLK、QCLK、ICLKB和QCLKB之间的相位差转换为电压，并且将所转换的电压输出为第一相位差电压至第四相位差电压V1、V2、V3和V4。
[0037]比较电路160可以通过将第一相位差电压V1至第四相位差电压V4与参考电压VRE本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟补偿电路，包括：延迟电路，其被配置为通过将多个第一时钟信号延迟来产生多个第二时钟信号；电压转换电路，其被配置为将所述多个第二时钟信号之间的相位差转换为电压，并将所转换的电压输出为多个相位差电压；比较电路，其被配置为通过将所述多个相位差电压与参考电压进行比较来产生多个相位差检测信号；以及相位误差控制电路，其被配置为根据所述多个第二时钟信号中的任意一个和所述多个相位差检测信号来产生用于控制所述延迟电路、所述电压转换电路和所述比较电路的多个控制信号。2.根据权利要求1所述的时钟补偿电路，其中，所述延迟电路包括多个延迟单元，所述多个延迟单元被配置为通过将所述多个第一时钟信号独立地延迟来输出所述多个第二时钟信号。3.根据权利要求1所述的时钟补偿电路，其中，所述电压转换电路包括多个电荷泵，每个电荷泵被配置为：根据在所述多个第二时钟信号之中选择的第二时钟信号之间的相位差而执行电荷泵浦操作；以及将经由所述电荷泵浦操作充电的电压电平输出为所述多个相位差电压中的一个。4.根据权利要求1所述的时钟补偿电路，其中，所述相位误差控制电路被配置为：在调整所述参考电压的电平的同时，监测所述多个第二时钟信号之间的相位误差；以及调整所述延迟电路的延迟时间，使得根据监测结果来补偿所述相位误差。5.根据权利要求1所述的时钟补偿电路，其中，所述相位误差控制电路包括：多个求和器，其被配置为顺序地储存根据不同电平的参考电压所检测到的所述多个相位差检测信号的值，并通过将所储存的所述多个相位差检测信号的值相加来产生多个和信号；计数电路，其被配置为通过对所述多个第二时钟信号中的一个进行计数来产生计数信号；以及控制信号发生电路，其被配置为响应于所述计数信号和所述多个和信号而产生所述多个控制信号。6.根据权利要求5所述的时钟补偿电路，其中，所述控制信号发生电路包括：解码逻辑电路，其被配置为通过对所述计数信号进行解码来产生解码信号；储存逻辑电路，其被配置为储存所述多个和信号；以及控制逻辑电路，其被配置为根据所述延迟电路的延迟时间来判断所述相位误差是否为可补偿的，并且通过根据所述解码信号而识别操作定时来产生所述多个控制信号。7.根据权利要求6所述的时钟补偿电路，其中，所述控制逻辑电路被配置为：通过将所述多个和信号的值彼此进行比较来检测所述多个和信号的值中的最小值；以及调整所述延迟电路的所述延迟时间以与从所述多个和信号的每个值中减去所述最小值所得到的值匹配。
8.根据权利要求1所述的时钟补偿电路，还包括参考电压发生电路，其被配置为：产生多个电压电平；以及将所述多个电压电平中的一个输出为所述参考电压。9.根据权利要求1所述的时钟补偿电路，还包括：时钟发生电路，其被配置为使用外部时钟信号来产生所述多个第一时钟信号。10.一种时钟补偿电路，包括：延迟电路，其被配置为通过根据延迟控制信号而将多个第一时钟信号延迟来产生多个第二时钟信号；电压转换电路，其被配置为根据电压转换控制信号而将所述多个第二时钟信号之间的相位差转换为电压，并将所转换的电压输出为多个相位差电压；比较电路，其被配置为通过将所述多个相位差电压与参考电压进行比较来产生多个相位差检测信号；以及相位误差控制电路，其被配置为在利用参考电压选择信号来调整所述参考电压的电平的同时监测所述多个相位差检测信号的变化，并且调整所述延迟控制信号的值，从而根据监测结果来补偿所述多个第二时钟信号的相位误差。11.根据权利要求10所述的时钟补偿电路，其中，所述延迟电路包括多个延迟单元，所述多个延迟单元被配置为通过根据所述延迟控制信号而将所述多个第一时钟信号独立地延迟来输出所述多个第二时钟信号。12.根据权利要求10所述的时钟补偿电路，其中，所述电压转换电路包括多个电荷泵，每个电荷泵被配置为：根据在所述多个第二时钟信号之中选择的第二时钟信号之间的相位差而执行电荷泵浦操作；以及将经由所述电荷泵浦操作充电的电压电平输出为所述多个相位差电压中的一个。13.根据权利要求10所述的时钟补偿电路，其中，所述相位误差控制电路包括：多个求和器，其被配置为响应于所述参考电压选择信号而顺序地储存根据不同电平的参考电压所检测到的所述多个相位差检测信号的值，并通过将所储存的所述多个相位差检测信号的值相加来产生多个和信号；计数电路，其被配置为通过响应于循环开始信号而对所述多个第二时钟信号中的一个进行计数来产生计数信号；以及控制信号发生电路，其被配置为响应于使能信号...

【专利技术属性】
技术研发人员：洪基汶，黄奎栋，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：