【技术实现步骤摘要】
包括延迟补偿电路的半导体装置
[0001]本申请要求于2020年4月10日在韩国知识产权局提交的第10
‑
2020
‑
0044008号韩国专利申请的优先权的权益，该韩国专利申请的公开通过引用全部包含于此。
[0002]本公开的示例实施例涉及一种半导体装置。
技术介绍
[0003]半导体装置可以包括根据时钟信号而操作的电路，两个或更多个电路可以通过接收相同的时钟信号来操作。为了将相同的时钟信号输入到两个或更多个电路，提供时钟信号的传送路径的时钟树可以被包括在半导体装置中。时钟树可以被对称地设置以减小输入到电路的时钟信号之间的时钟偏差(clock skew，又称为“时钟歪斜”)，但当这样的时钟树被设置为对称结构时，包括在时钟树中的器件的数量可能增加，使得半导体装置的集成密度可能劣化。
技术实现思路
[0004]本公开的示例实施例将提供这样的半导体装置：该半导体装置可以有效地补偿时钟信号之间的偏差，可以减少包括在时钟树中的器件的数量，并且可以减小时钟信号的波动。
...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，包括：内部时钟产生电路，被配置为接收外部时钟并且产生内部时钟；多个单元电路，被配置为具有第一单元电路和第二单元电路，所述第一单元电路和所述第二单元电路在与所述内部时钟同步时进行操作；多个传送电路，包括：第一传送电路，被配置为提供具有第一延迟时间的第一传送路径，并且连接在所述第一单元电路与所述内部时钟产生电路之间；以及第二传送电路，被配置为提供具有与所述第一延迟时间不同的第二延迟时间的第二传送路径，并且连接在所述第二单元电路与所述内部时钟产生电路之间；以及延迟补偿电路，被配置为：将通过所述第一传送路径输入到所述第一单元电路的第一操作时钟与通过所述第二传送路径输入到所述第二单元电路的第二操作时钟进行比较，并且调整所述第二延迟时间，使得调整后的所述第二延迟时间与所述第一延迟时间匹配，其中，所述第一延迟时间是所述内部时钟产生电路与所述多个单元电路之间的延迟时间之中的最长延迟时间。2.根据权利要求1所述的半导体装置，其中，所述多个单元电路包括连接到多个垫的多个输入/输出电路，每个输入/输出电路被配置为输入和输出数据信号或数据选通信号。3.根据权利要求2所述的半导体装置，其中，所述内部时钟产生电路被配置为从存储器控制器接收所述外部时钟，并且其中，所述多个单元电路被配置为响应于所述内部时钟而通过所述多个垫来输入/输出所述数据信号或所述数据选通信号。4.根据权利要求1至3中的任一项所述的半导体装置，其中，所述延迟补偿电路包括比较器和计数器，所述比较器被配置为将所述第一操作时钟与所述第二操作时钟进行比较，所述计数器被配置为对所述比较器的输出进行计数。5.根据权利要求4所述的半导体装置，其中，所述延迟补偿电路包括延迟链，所述延迟链被配置为基于所述计数器的所述输出将所述第二延迟时间调整为与所述第一延迟时间匹配。6.根据权利要求4所述的半导体装置，其中，所述内部时钟产生电路包括：时钟驱动器，被配置为输出所述内部时钟；以及延迟链，连接到所述时钟驱动器的输出端，并且被配置为基于所述计数器的所述输出将所述第二延迟时间调整为与所述第一延迟时间匹配。7.根据权利要求1至3中的任一项所述的半导体装置，其中，所述多个传送电路还包括第三传送电路，所述第三传送电路被配置为提供具有第三延迟时间的第三传送路径并且连接到第三单元电路，所述第三延迟时间与所述第一延迟时间和所述第二延迟时间不同，并且其中，所述延迟补偿电路被配置为：将输入到所述第三单元电路的第三操作时钟与所述第二操作时钟进行比较，并且将所述第三延迟时间调整为与所述第二延迟时间匹配。8.根据权利要求7所述的半导体装置，其中，所述延迟补偿电路被配置为：将所述第三操作时钟与具有调整后的所述第二延迟时间的所述第二操作时钟进行比较。9.根据权利要求1至3中的任一项所述的半导体装置，其中，在所述多个单元电路之中，
连接到所述第一传送电路的单元电路的数量和连接到所述第二传送电路的单元电路的数量彼此不同。10.根据权利要求1至3中的任一项所述的半导体装置，其中，在所述多个单元电路之中，连接到所述第一传送电路的单...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。