电路调整方法、装置、电子设备、存储介质及电路制造方法及图纸

本公开提供了一种电路调整方法、装置、电子设备、存储介质及电路，该方法包括：确定集成电路中的第一数据通路电路；其中，所述第一数据通路电路中的不同寄存器之间存在目标通路；基于所述第一数据通路电路中目标通路包括的电子元器件的器件延时，在所述第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路，其中，所述第二数据通路电路中的各条目标通路的延时一致；对所述第二数据通路电路进行元器件调整操作，得到调整后的第三数据通路电路；其中，所述第三数据通路电路对应的第一时钟周期小于所述第二数据通路电路对应的第二时钟周期，并且所述第三数据通路电路中，不同输入信号到达同一逻辑器的延时相差第一时钟周期的整数倍。周期的整数倍。周期的整数倍。

【技术实现步骤摘要】
电路调整方法、装置、电子设备、存储介质及电路


[0001]本公开涉及集成电路
，具体而言，涉及一种电路调整方法、装置、电子设备、存储介质及电路。

技术介绍

[0002]随着科技的进步，集成电路在快速发展。集成电路是指把一定数量的常用电子元件，如电阻、电容、晶体管等，以及这些元件之间的连线，通过半导体工艺集成在一起的具有特定功能的电路。芯片是半导体元件产品的统称，是集成电路(integrated circuit，IC)的载体，由晶圆分割而成。
[0003]随着芯片的集成度越来越高，算力也越来越强，使得芯片的低功耗设计也越来越受到重视。因此，提出一种降低芯片功耗的电路调整方法尤为重要。

技术实现思路

[0004]有鉴于此，本公开至少提供一种电路调整方法、装置、电子设备、存储介质及电路。
[0005]第一方面，本公开提供了一种电路调整方法，包括：
[0006]确定集成电路中的第一数据通路电路；其中，所述第一数据通路电路中的不同寄存器之间存在目标通路；
[0007]基于所述第一数据通路电路中目标通路包括的电子元器件的器件延时，在所述第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路，其中，所述第二数据通路电路中的各条目标通路的延时一致；
[0008]对所述第二数据通路电路进行元器件调整操作，得到调整后的第三数据通路电路；其中，所述第三数据通路电路对应的第一时钟周期小于所述第二数据通路电路对应的第二时钟周期，并且所述第三数据通路电路中，不同输入信号到达同一逻辑器的延时相差第一时钟周期的整数倍。
[0009]上述方法中，通过基于第一数据通路电路中目标通路包括的电子元器件的器件延时，在第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路，使得第二数据通路电路中的各条目标通路的延时一致，避免第二数据通路电路中产生毛刺，即避免毛刺功耗的生成，减少了数据通路电路的功耗。
[0010]进一步的，对第二数据通路电路进行元器件调整操作，得到调整后的第三数据通路电路，其中第三数据通路电路中不同输入信号到达同一逻辑器的延时相差第一时钟周期的整数倍，能够避免第三数据通路电路中产生毛刺功耗，且减低了数据通路电路的静态功耗，在保障了数据通路电路的低功耗要求的基础上，降低了第三数据通路电路的时钟周期，提高了第三数据通路电路的时钟频率，进而保障了集成电路的运算速度和运算能力。
[0011]一种可能的实施方式中，所述基于所述第一数据通路电路中目标通路包括的电子元器件的器件延时，在所述第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路，包括：
[0012]基于所述第一数据通路电路中目标通路包括的电子元器件的器件延时，确定所述第一数据通路电路中目标通路对应的通路延时；
[0013]将所述第一数据通路电路中各个目标通路分别对应的所述通路延时中的最大延时作为目标延时；
[0014]基于所述目标延时、以及所述第一数据通路电路中目标通路包括的寄存器至逻辑器之间的中间延时，在所述第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路。
[0015]这里，可以基于目标延时和第一数据通路电路中目标通路包括的寄存器至逻辑器之间的中间延时，在第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路，以使得第二数据通路电路中的各条目标通路的延时一致，避免数据通路电路产生毛刺功耗。
[0016]一种可能的实施方式中，在所述第一数据通路电路的输入端口与第一寄存器之间存在第一缓冲器，以及在所述第一数据通路电路的第二寄存器与输出端口之间存在第二缓冲器的情况下，在得到第二数据通路之后，所述方法还包括：
[0017]将所述第一数据通路电路中各个所述目标通路分别对应的所述通路延时中的最大延时作为目标延时；
[0018]选取器件延时与所述目标延时匹配的第一待替换元器件和第二待替换元器件，并将所述第二数据通路中的所述第一缓冲器替换为所述第一待替换元器件、和将所述第二缓冲器替换为所述第二待替换元器件，得到中间数据通路电路；
[0019]所述对所述第二数据通路电路进行元器件调整操作，包括：
[0020]对所述中间数据通路电路进行元器件调整操作。
[0021]这里，通过对第一缓冲器和第二缓冲器进行元器件替换，得到中间数据通路电路，使得中间数据通路电路满足电路设计要求。
[0022]一种可能的实施方式中，所述对所述第二数据通路电路进行元器件调整操作，得到调整后的第三数据通路电路，包括：
[0023]对所述第二数据通路电路进行以下至少一种元器件调整操作：元器件替换、元器件删减、元器件增加，得到调整后的第三数据通路电路。
[0024]这里，可以对第二数据通路电路进行以下至少一种元器件调整操作：元器件替换、元器件删减、元器件增加，得到调整后的第三数据通路电路，元器件调整操作的类型较为多样，以便可以灵活的得到调整后的第三数据通路电路。
[0025]一种可能的实施方式中，在所述第三数据通路电路的第三寄存器与输出端口之间存在第三缓冲器的情况下，在得到第三数据通路电路之后，所述方法还包括：
[0026]选取器件延时与所述第二时钟周期匹配的第三待替换元器件，并将所述第三缓冲器替换为所述第三待替换元器件，得到第四数据通路电路。
[0027]一种可能的实施方式中，在确定集成电路中的第一数据通路电路之前，所述方法还包括：
[0028]利用整数线性规划方法，对所述集成电路中的每个电子元器件的初始器件延时进行整数化处理，得到每个电子元器件对应的整数倍目标单位的器件延时。
[0029]这里，在确定集成电路中的第一数据通路电路之前，利用整数线性规划方法，对集成电路中的每个电子元器件的初始器件延时进行整数化处理，得到每个电子元器件对应的
整数倍目标单位的器件延时，即使得每个电子元器件对应的器件延时为整数，以便后续可以基于每个电子元器件的器件延时，能够较简便和较快速的确定目标通路的通路延时，进而可以基于通路延时较为准确的调整数据通路电路，保障调整后的数据通路电路能够满足低功耗要求。
[0030]以下装置、电子设备等的效果描述参见上述方法的说明，这里不再赘述。
[0031]第二方面，本公开提供了一种电路调整装置，包括：
[0032]确定模块，用于确定集成电路中的第一数据通路电路；其中，所述第一数据通路电路中的不同寄存器之间存在目标通路；
[0033]第一调整模块，用于基于所述第一数据通路电路中目标通路包括的电子元器件的器件延时，在所述第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路，其中，所述第二数据通路电路中的各条目标通路的延时一致；
[0034]第二调整模块，用于对所述第二数据通路电路进行元器件调整操作，得到调整后的第三数据通路电路；其中，所述第三数据通路电路对应的第一时钟周期小于所述第二数据通路电路对应的第二时钟周期，并且所述第三数据通路电路中，不同输入信号到达同一逻辑本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路调整方法，其特征在于，包括：确定集成电路中的第一数据通路电路；其中，所述第一数据通路电路中的不同寄存器之间存在目标通路；基于所述第一数据通路电路中目标通路包括的电子元器件的器件延时，在所述第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路，其中，所述第二数据通路电路中的各条目标通路的延时一致；对所述第二数据通路电路进行元器件调整操作，得到调整后的第三数据通路电路；其中，所述第三数据通路电路对应的第一时钟周期小于所述第二数据通路电路对应的第二时钟周期，并且所述第三数据通路电路中，不同输入信号到达同一逻辑器的延时相差第一时钟周期的整数倍。2.根据权利要求1所述的方法，其特征在于，所述基于所述第一数据通路电路中目标通路包括的电子元器件的器件延时，在所述第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路，包括：基于所述第一数据通路电路中目标通路包括的电子元器件的器件延时，确定所述第一数据通路电路中目标通路对应的通路延时；将所述第一数据通路电路中各个目标通路分别对应的所述通路延时中的最大延时作为目标延时；基于所述目标延时、以及所述第一数据通路电路中目标通路包括的寄存器至逻辑器之间的中间延时，在所述第一数据通路电路中插入选取的缓冲器，得到第二数据通路电路。3.根据权利要求1或2所述的方法，其特征在于，在所述第一数据通路电路的输入端口与第一寄存器之间存在第一缓冲器，以及在所述第一数据通路电路的第二寄存器与输出端口之间存在第二缓冲器的情况下，在得到第二数据通路之后，所述方法还包括：将所述第一数据通路电路中各个所述目标通路分别对应的所述通路延时中的最大延时作为目标延时；选取器件延时与所述目标延时匹配的第一待替换元器件和第二待替换元器件，并将所述第二数据通路中的所述第一缓冲器替换为所述第一待替换元器件、和将所述第二缓冲器替换为所述第二待替换元器件，得到中间数据通路电路；所述对所述第二数据通路电路进行元器件调整操作，包括：对所述中间数据通路电路进行元器件调整操作。4.根据权利要求1～3任一所述的方法，其特征在于，所述对所述第二数据通路电路进行元器件调整操作，得到调整后的第三数据通路电路，包括：对所述第二数据通路电路进行...

【专利技术属性】
技术研发人员：梁新理，
申请(专利权)人：上海阵量智能科技有限公司，
类型：发明
国别省市：