【技术实现步骤摘要】
包括层叠的半导体芯片的半导体封装
[0001]本专利文献涉及半导体技术，更具体地，涉及一种多个半导体芯片在垂直方向上层叠的半导体封装。
技术介绍
[0002]随着电子产品的尺寸不断变小，电子产品需要多功能和大容量数据处理。因此，越来越需要增加这些电子产品中使用的半导体装置的集成度。
[0003]然而，由于半导体集成技术的限制，难以仅利用单个半导体芯片满足所需功能，因此，已制造了嵌入有多个半导体芯片的半导体封装。
技术实现思路
[0004]在实施方式中，一种半导体封装可包括：基层；第一半导体芯片，其设置在基层上方并且与基层间隔开；第二半导体芯片层叠物，其设置在基层与第一半导体芯片之间，该第二半导体芯片层叠物包括在垂直方向上层叠的多个第二半导体芯片；桥管芯层叠物，其设置在基层与第一半导体芯片之间并且被设置为与第二半导体芯片层叠物间隔开，该桥管芯层叠物包括在垂直方向上层叠的多个桥管芯并且将第一半导体芯片和基层电连接以供电；以及垂直互连器，其设置在基层与第一半导体芯片之间并且被设置为与第二半导体芯片层叠物和桥...
【技术保护点】
【技术特征摘要】
1.一种半导体封装，该半导体封装包括：基层；第一半导体芯片，该第一半导体芯片设置在所述基层上方并且与所述基层间隔开；第二半导体芯片层叠物，该第二半导体芯片层叠物设置在所述基层与所述第一半导体芯片之间，该第二半导体芯片层叠物包括在垂直方向上层叠的多个第二半导体芯片；桥管芯层叠物，该桥管芯层叠物设置在所述基层与所述第一半导体芯片之间并且被设置为与所述第二半导体芯片层叠物间隔开，该桥管芯层叠物包括在所述垂直方向上层叠的多个桥管芯并且该桥管芯层叠物将所述第一半导体芯片和所述基层电连接以供电；以及垂直互连器，该垂直互连器设置在所述基层与所述第一半导体芯片之间并且被设置为与所述第二半导体芯片层叠物和所述桥管芯层叠物间隔开，该垂直互连器将所述第一半导体芯片和所述基层电连接以传输信号。2.根据权利要求1所述的半导体封装，其中，所述多个桥管芯中的每一个包括：绝缘主体；穿透所述绝缘主体的导电柱；以及连接到所述导电柱的一端的第一连接电极，其中，所述导电柱的宽度大于所述垂直互连器的宽度。3.根据权利要求2所述的半导体封装，其中，所述导电柱的间距大于所述垂直互连器的间距。4.根据权利要求2所述的半导体封装，其中，所述绝缘主体包括模制材料。5.根据权利要求1所述的半导体封装，其中，所述垂直互连器包括垂直接合引线。6.根据权利要求2所述的半导体封装，其中，所述多个第二半导体芯片中的每一个包括：包括半导体材料和电路结构在内的主体部分；穿透所述主体部分的通孔；以及连接到所述通孔的一端的第二连接电极，其中，所述导电柱的宽度大于所述通孔的宽度。7.根据权利要求6所述的半导体封装，其中，所述导电柱的间距大于所述通孔的间距。8.根据权利要求1所述的半导体封装，其中，所述第二半导体芯片层叠物的厚度、所述桥管芯层叠物的厚度和所述垂直互连器的长度相同。9.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片具有覆盖所述桥管芯层叠物、所述第二半导体芯片层叠物和所述垂直互连器的平面面积。10.根据权利要求2所述的半导体封装，该半导体封装还包括：模制层，该模制层对所述基层与所述第一半导体芯片之间的所述桥管芯层叠物、所述第二半导体芯片层叠物和所述垂直互连器进行模制，其中，所述绝缘主体包括与所述模制层相同的材料。11.根据权利要求1所述的半导体封装，该半导体封装还包括：形成在所述第一半导体芯片的至少一部分上方的散热构件。12.根据权利要求1所述的半导体封装，其中，所述多个桥管芯当中的最靠近所述基层的桥管芯的厚度小于剩余桥管芯中的每一个的厚度。
13.一种半导体封装，该半导体封装包括：基层；第一半导体芯片，该第一半导体芯片设置在所述基层上方并且与所述基层间隔开；第二半导体芯片层叠物，该第二半导体芯片层叠物设置在所述基层与所述第一半导体芯片之间，该第二半导体芯片层叠物包括在垂直方向上层叠的多个第二半导体芯片；第一桥管芯层叠物，该第一桥管芯层叠物设置在所述基层与所述第一半导体芯片之间并且被设置为与所述第二半导体芯片层叠物间隔开，该第一桥管芯层叠物包括在所述垂直方向上层叠的多个第一桥管...
【专利技术属性】
技术研发人员：崔福奎，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。