用于半导体器件的接口和其接口方法技术

本发明专利技术公开一种用于半导体器件的接口和其接口方法。半导体器件具有用导电连接并堆叠在一起的单个主器件和多个从器件。接口包含主接口，主接口建造于主器件中且包含具有主连接垫矩阵的主接口电路。另外，从接口实施于每一从器件中且包含从接口电路，从接口电路具有从连接垫矩阵以对应地连接到主连接垫矩阵。时钟布线将通过主接口和从接口传送时钟信号。主器件通过主接口将指令和从识别码传送到所有从接口。对应于从识别码的从器件将执行指令的结果通过从接口和主接口向主器件回应。果通过从接口和主接口向主器件回应。果通过从接口和主接口向主器件回应。

【技术实现步骤摘要】
用于半导体器件的接口和其接口方法


[0001]本专利技术涉及半导体器件的制造，且更具体地，涉及一种用于半导体器件的接口和用于半导体器件的接口方法。

技术介绍

[0002]基于半导体集成电路的数字电子装置(例如手机、数码相机、个人数字助理(personal digital assistants,PDA)等)设计成具有更强大的功能性以适应现代数字世界中的各种应用。然而，随着半导体制造的趋势，数字电子装置意图在增进功能和提升性能的情况下变得更小且更轻。可将半导体器件封装成3D半导体器件，其中若干电路芯片可堆叠在一起且整合为更大的集成电路，其中连接垫部和硅穿孔(through-silicon via,TSV)用于芯片之间进行连接。
[0003]已提出系统集成芯片(system-on-integrated-chip,SoIC)封装和晶片对晶片(wafer-on-wafer,WoW)封装以及晶粒对芯片对衬底(chip-on-wafer-on-substrate,CoWoS)封装技术以及封装如按高度堆叠在一起的多个芯片。
[0004]然而，作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于半导体器件的接口，所述半导体器件包含主器件和多个从器件，其中所述主器件与所述从器件通过电连接堆叠在一起，所述接口包括：主接口，建造于所述主器件中且包含具有主连接垫矩阵的主接口电路；从接口，建造于每一个所述从器件中且包含从接口电路，所述从接口电路具有从连接垫矩阵以对应地连接到所述主连接垫矩阵；以及时钟布线，用于通过所述主接口和所述从接口传送时钟信号，其中所述主器件通过所述主接口将指令和从识别码传送到所有所述从接口；其中对应于所述从识别码的所述从器件将执行所述指令的结果通过所述从接口和所述主接口向所述主器件回应。2.根据权利要求1所述的用于半导体器件的接口，其中基于双倍数据速率机制传送来自所述主器件的所述指令且主复用器组合所述指令，其中所述从接口电路中的正反器块将来自所述主器件的所述指令从所述双倍数据速率形式转换成如在所述从器件中内部使用的指令形式。3.根据权利要求1所述的用于半导体器件的接口，其中所述主器件包含处理器且所述从器件包含存储器器件。4.根据权利要求1所述的用于半导体器件的接口，其中所述主接口和所述从接口至少通过所述主连接垫矩阵和所述从连接垫矩阵利用三维堆叠连接在一起，其中包含多个硅穿孔以用于连接所述主连接垫矩阵和所述从连接垫矩阵。5.根据权利要求1所述的用于半导体器件的接口，其中所述主接口电路包括：主传送路径，包含串联连接的第一正反器块和主复用器，其中所述第一正反器块接收所述指令且所述主复用器通过所述主连接垫矩阵的第一部分将所述指令输出到所述从器件；主接收路径，包含串联连接的先进先出块和第二正反器块，其中所述先进先出块连接到所述主连接垫矩阵的第二部分以接收来自所述从器件的所述结果且所述第二正反器块将所述结果输出到所述主器件；以及第一部分时钟布线，连接到所述主连接垫矩阵的第三部分以接收所述时钟信号且将所述时钟信号传送到所述从接口，其中还将用于控制的所述主接口中的所述时钟信号提供给所述第一正反器块、所述第二正反器块以及所述主复用器。6.根据权利要求5所述的用于半导体器件的接口，其中每一从器件中的所述从接口电路包括：第三正反器块，连接到所述从连接垫矩阵的第一部分以将所述指令传送到所述从器件；电路块，包含：第四正反器块，用于接收来自所述从器件的所述结果；从复用器，接收来自所述第四正反器块的所述结果；输出控制块，连接于所述从复用器与所述从连接垫矩阵的第二部分之间以将来自所述第四正反器块的所述结果传递到受到使能信号控制的主器件接口；以及使能正反器块，用于接收所述使能信号且控制所述输出控制块；以及
第二部分时钟布线，连接到所述从连接垫矩阵的第三部分以将所述时钟信号传送到所述从器件，其中还将用于控制的每一从接口中的所述时钟信号提供给所述第三正反器块、所述第四正反器块、所述从复用器、所述使能正反器块以及所述输出控制块。7.根据权利要求6所述的用于半导体器件的接口，其中从时钟树的一个分支接收每一从接口中的所述时钟信号，所述时钟树传送所述时钟信号，作为在所述主器件和所述从器件中使用的单个信号。8.根据权利要求6所述的用于半导体器件的接口，其中所述从接口还包括：逻辑电路；以及第五正反器块，其中所述逻辑电路还接收从所述第三正反器块输出的所述指令以确定发往所述第五正反器块的信号，所述第五正反器块将所述使能信号相应地输出到所述使能正反器块。9.根据权利要求6所述的用于半导体器件的接口，其中来自所述主器件的所述指令折叠成两个指令部分作为两个数据眼，且所述主接口电路中的所述第一正反器块包括一对正反器单元以分别接收所述两个指令部分，且两个指令部分由所述主复用器利用双倍数据速率结构进行组合。10.根据权利要求9所述的用于半导体器件的接口，其中所述从接口电路还包括第一延迟锁相环、具有反相器的第二延迟锁相环以及延迟控制单元分别接收所述时钟信号且输出第一信号、第二信号以及第三信号，其中所述第三正反器块包括：第一路径，具有串联连接的三个正反器单元且分别接收所述第一信号、所述第二信号以及所述第三信号；以及第二路径，具有串联连接的两个正反器单元且分别接收所述第二信号和所述第三信号，其中所述第一信号和所述第二信号将触发边缘提供给对应连接的正反器单元，其中所述第三信号触发所述对应连接的正反器单元的定时以将所述指令的所述两个指令部分输出到所述从器件。11.根据权利要求10所述的用于半导体器件的接口，所述第一延迟锁相环和所述第二延迟锁相环将上升边缘和下降边缘的定时调整为相对于所述指令的所述数据眼位于优化时间点处。12.一种用于半导体器件的接口方法，所述半导体器件包含主器件和多个从器件，其中所述主器件与所述从器件通过电连接堆叠在一起，所述接口方法包括：在所述主器件中建造主接口，所述主接...

【专利技术属性】
技术研发人员：毅格艾尔卡诺维奇，阿姆农帕纳斯，喻珮，叶力垦，方勇胜，林圣伟，黄智强，谭竞豪，陈卿芳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：