集成高速续流二极管的碳化硅分离栅MOSFET及制备方法技术

本发明专利技术涉及一种集成高速续流二极管的碳化硅分离栅MOSFET及其制备方法，属于功率半导体器件技术领域。本发明专利技术的MOSFET采用分离栅的设计，以降低器件的开关损耗。为了防止分离栅结构所带来的栅氧可靠性问题，加入了P型埋层降低多晶硅边缘栅氧化层的电场强度。进一步地，加入了N型导流层，将电流从沟道引入到器件的漂移区。此外，为了降低碳化硅MOSFET寄生体二极管的导通压降以及引入单极导电模式，在MOSFET的元胞另一边引入了一种基于MOS结构的高速续流二极管，相对于传统做法，本发明专利技术的高速续流二极管采用P型埋层的表面拖尾形成沟道区，即在不增加额外版次的情况下尽量降低了高速续流二极管的导通压降。速续流二极管的导通压降。速续流二极管的导通压降。

【技术实现步骤摘要】
集成高速续流二极管的碳化硅分离栅MOSFET及制备方法


[0001]本专利技术属于功率半导体器件
，具体涉及一种集成高速续流二极管的碳化硅分离栅MOSFET及其制备方法。

技术介绍

[0002]宽禁带半导体材料SiC是制备高压电力电子器件的理想材料，相对于Si材料，SiC材料具有击穿电场强度高（4
×
106V/cm）、载流子饱和漂移速度高(2
×
107cm/s)、热导率高、热稳定性好等优点，因此特别适合用于大功率、高压、高温和抗辐射的电子器件中。
[0003]SiC VDMOS是SiC功率器件中较为常用的一种器件，相对于双极型的器件，由于SiC VDMOS没有电荷存储效应，所以其拥有更好的频率特性以及更低的开关损耗。同时SiC材料的宽禁带使得SiC VDMOS的工作温度可以高达300℃。
[0004]但是平面型SiC VDMOS存在两个问题，其一是JFET区的密度较大，引入了较大的密勒电容，增加了器件的动态损耗；其二是寄生的SiC体二极管导通压降太高，并且其为双极型器件，存在较大的反向恢本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成高速续流二极管的碳化硅分离栅MOSFET，其特征在于：包括背面欧姆接触合金（1），N型掺杂碳化硅衬底（2），N型掺杂碳化硅外延层（3），P型掺杂井区（4），第一N型掺杂源区（51），第二N型掺杂源区（52），P型掺杂源区（6），第一P型掺杂埋层（71），第二P型掺杂埋层（72），P型掺杂二极管沟道区（8），第一N型掺杂导流层（91），第二N型掺杂导流层（92），第一栅氧化层（101），第二栅氧化层（102），第一层间介质（111），第二层间介质（112），第一多晶硅（121），第二多晶硅（122），源极金属（13）；所述N型掺杂碳化硅衬底（2）位于所述背面欧姆接触合金（1）上方；所述N型掺杂碳化硅外延层（3）位于所述N型掺杂碳化硅衬底（2）上方；所述P型掺杂井区（4）位于所述N型掺杂碳化硅外延层（3）内部正上方；所述P型掺杂源区（6）位于所述P型掺杂井区（4）的内部正上方；所述第一N型掺杂源区（51）的右边界和所述P型掺杂源区（6）左边界接触；所述第二N型掺杂源区（52）的左边界和所述P型掺杂源区（6）右边界接触；所述第一P型掺杂埋层（71）的右边界和所述P型掺杂井区（4）左侧下方边界接触；所述第二P型掺杂埋层（72）的左边界和所述P型掺杂井区（4）的右侧下方边界接触；所述P型掺杂二极管沟道区（8）的右边界和所述第一N型掺杂源区（51）左边界接触；所述第一N型掺杂导流层（91）的右边界和所述P型掺杂二极管沟道区（8）左边界接触；所述第二N型掺杂导流层（92）的左边界和所述P型井区（4）的右侧上方边界接触；所述第一栅氧化层（101）位于所述N型掺杂碳化硅外延层（3）、第一N型掺杂导流层（91）、P型掺杂二极管沟道区（8）、第一N型掺杂源区（51）上方；所述第二栅氧化层（102）位于所述N型掺杂碳化硅外延层（3）、第二N型掺杂导流层（92）、第二N型掺杂源区（52）上方；所述第一层间介质（111）位于所述第一栅氧化层（101）的上方；所述第二层间介质（112）位于所述第二栅氧化层（102）的上方；所述第一多晶硅（121）位于所述第一层间介质（111）的内部下方与所述第一栅氧化层（101）接触，且位于第一N型掺杂导流层（91）、P型掺杂二极管沟道区（8）、第一N型掺杂源区（51）上方；所述第二多晶硅（122）位于所述第二层间介质（112）的内部下方与所述第二栅氧化层（102）接触，且位于第二N型掺杂导流层（92）、P型掺杂井区（4）、第二N型掺杂源区（52）上方；所述源极金属（13）位于所述第一层间介质（111）、第二层间介质（112）、第一N型掺杂源区（51）、第二N型掺杂源区（52）、P型掺杂源区（6）上方。2.根据权利要求1所述的一种集成高速续流二极管的碳化硅分离栅MOSFET，其特征在于：所述N型掺杂碳化硅外延层（3）的掺杂浓度范围为1E15cm
‑
3 ~ 1E17cm
‑3。3.根据权利要求1所述的一种集成高速续流二极管的碳化硅分离栅MOSFET，其特征在于：所述第一P型掺杂埋层（71）为Al离子注入形成，其右边界位于所述第一多晶硅（121）的覆盖区域内，左边界位于所述第一多晶硅（121）的横向覆盖区域外。4.根据权利要求1所述的一种集成高速续流二极管的碳化硅分离栅MOSFET，其特征在于：所述第二P型掺杂埋层（72）为Al离子注入形成，其左边界位于所述第二多晶硅（122）的覆盖区域内，右边界位于所述第二多晶硅（122）的横向覆盖区域外。5.根据权利要求1所述的一种集成高速续流二极管的碳化硅分离栅MOSFET，其特征在于：所述P型掺杂二极管沟道区...

【专利技术属性】
技术研发人员：顾航，高巍，戴茂州，
申请(专利权)人：成都蓉矽半导体有限公司，
类型：发明
国别省市：