一种沟槽型半导体器件及其制造方法技术

本发明专利技术属于电气元件领域，特别是涉及一种沟槽型半导体器件及其制造方法。沟槽型半导体器件包括半导体基板、漏电极区、栅电极区、源电极区和绝缘栅介质层；所述半导体基板开设有沟槽，所述栅电极区位于沟槽中，所述绝缘栅介质层位于所述栅电极区与所述半导体基板之间；所述沟槽的一侧形成有栅氧保护区和第一源极区，所述第一源极区由沟槽的一侧的外壁延伸至所述沟槽的底部，所述栅氧保护区延伸至沟槽的底部，所述栅氧保护区与沟槽底部接触位置形成连通第一源极区与半导体基板的第一沟道，栅氧保护区与沟槽底部接触的位置形成所述第一沟道，增加了半导体器件的沟道密度，降低半导体器件的导通内阻，提高器件性能。提高器件性能。提高器件性能。

【技术实现步骤摘要】
一种沟槽型半导体器件及其制造方法


[0001]本专利技术属于电气元件领域，特别涉及一种沟槽型半导体器件及其制造方法。

技术介绍

[0002]碳化硅(SiC)是新一代宽禁带半导体材料，其10倍于硅的临界击穿电场，高的饱和漂移速率和高热导率等优异的材料特性，使得基于SiC材料的电力电子器件性能远远优于Si基材料，特别是在高压高功率上具有很广阔的应用前景。沟槽栅SiC MOSFET相比于平面栅具有更低的导通电阻，成为未来SiC MOSFET的发展方向。现有沟槽栅SiC MOSFET的剖面结构如图1i所示，其主要包括衬底区101、外延区102、阱区103、源极区104、栅氧保护区105、绝缘栅介质层107、栅电极区108、绝缘介质隔离层109、源电极区111和漏电极区112。
[0003]如图1a至1i所示，形成上述沟槽栅半导体器件的制造方法为包括：
[0004]S1、如图1a所示，提供第一导电类型的衬底区101和第一导电类型的外延区102；
[0005]S2、如图1b所示，通过外延或者离子注入，在所述第一导电类型的外延区102本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽型半导体器件，其特征在于，包括半导体基板、漏电极区、栅电极区、源电极区和绝缘栅介质层；所述半导体基板开设有沟槽，所述栅电极区位于所述沟槽中，所述绝缘栅介质层位于所述栅电极区与所述半导体基板之间；所述沟槽的一侧形成有栅氧保护区和第一源极区，所述半导体基板和所述第一源极区为第一导电类型，所述栅氧保护区为第二导电类型，所述第一源极区沿着所述沟槽的一侧的外壁延伸至所述沟槽的底部，所述栅氧保护区位于所述第一源极区的外围，且所述栅氧保护区延伸至所述沟槽的底部并与所述沟槽的底部接触，所述栅氧保护区与所述沟槽底部接触位置形成连通所述第一源极区与所述半导体基板的第一沟道；所述源电极区与所述第一源极区电耦合，所述漏电极区与所述半导体基板电耦合。2.如权利要求1所述的沟槽型半导体器件，其特征在于，所述半导体基板包括衬底区和设置在所述衬底区上的外延区，所述衬底区设置在所述漏电极区上，所述沟槽设置于所述外延区上。3.如权利要求1所述的沟槽型半导体器件，其特征在于，所述沟槽型半导体器件还包括绝缘介质隔离层，所述绝缘介质隔离层设置在所述栅电极区与所述源电极区之间。4.如权利要求3所述的沟槽型半导体器件，其特征在于，所述绝缘栅介质层形成在所述沟槽的内壁上，且沿着所述沟槽的内壁向外延伸至所述绝缘介质隔离层中。5.如权利要求1所述的沟槽型半导体器件，其特征在于，在位于所述沟槽的另一侧的所述半导体基板上形成有第二源极区和阱区；所述阱区为第二导电类型，形成在所述半导体基板上；所述第二源极区为第一导电类型，所述第二源极区和所述半导体基板由所述阱区分隔，所述源电极区与所述第二源极区电耦合；所述阱区与所述沟槽外壁的接触位置形成连通所述第二源极区与所述半导体基板的第二沟道。6.如权利要求1～5任意一项所述的沟槽型半导体器件的制备方法，其特征在于，包括以下步骤：S1、在第一导电类型的半导体基板上形成第二导电类型的阱区以及位于所述阱区表面的第一导电类型的第二源极区；S2、在半导体基板表面掺杂形成第二导电类型的栅氧保护区，所述栅氧保护区和所述阱区并排于所述半导体基板的表面；S3、在所述栅氧保护区覆盖的范围内部掺杂形成位于所述栅氧保护区内部的第一导电类型的第一源极区；S4、在栅氧保护区和第二源极区的交界位置处通过蚀刻形成沟槽，所述沟槽的底部不超过所述栅氧保护区覆盖区域，所述沟槽的外周延伸至所述第一源极区的覆盖区域；S5、在所述沟槽的内部形成绝缘栅介质层；S6、在所述沟槽内淀积多晶硅，形成栅电极区；S7、在第二源极区和第一源极区的表面形成源电极区；S8、在所述半导体基板表面形成漏电极区。7.如权利要求6所述的沟槽型半导体器件的制备方法，其特征在于，在形成所述源电极
区之前，在所述栅电极区...

【专利技术属性】
技术研发人员：杨涛涛，吴海平，
申请(专利权)人：比亚迪半导体股份有限公司，
类型：发明
国别省市：