三维存储器及其制造方法技术

本发明专利技术提供了一种三维存储器及其制造方法。该方法包括以下步骤：提供半导体结构，所述半导体结构包括衬底和位于所述衬底上的堆叠结构，所述堆叠结构包括交替层叠的栅极层和介电层；或者，所述堆叠结构包括交替层叠的伪栅极层和所述介电层，其中，所述栅极层可替代所述伪栅极层；在所述堆叠结构的栅线隙区中形成凹槽，其中，所述凹槽贯穿多层所述栅极层和所述介电层；或者，所述凹槽贯穿多层所述伪栅极层和所述介电层；在所述堆叠结构表面及所述凹槽中形成绝缘层，其中，所述凹槽上方的绝缘层相对远离所述衬底的表面具有凹陷；以及对所述绝缘层进行研磨以磨平所述凹陷。绝缘层进行研磨以磨平所述凹陷。绝缘层进行研磨以磨平所述凹陷。

【技术实现步骤摘要】
三维存储器及其制造方法
[0001]本申请是针对申请日为2020年10月28日、申请号为202011174467.X、专利技术名称为“三维存储器及其制造方法”的专利的分案申请。


[0002]本专利技术主要涉及半导体设计及制造领域，尤其涉及一种三维存储器及其制造方法。

技术介绍

[0003]随着3D NAND技术的不断发展，三维存储器可以垂直堆叠的层数越来越多，从24层、32层、64层到超过100层的高阶堆叠结构，可以大幅度提高存储的密度并降低单位存储单元的价格。
[0004]现有的存储器一般包括若干存储块(Block)以及位于存储块(Block) 中的若干指存储区(Finger)，存储块与存储块之间以及指存储区与指存储区之间一般通过沿垂直方向贯穿堆叠结构的栅线隙隔开。栅线隙内填充用于隔开栅极的绝缘层和用于从衬底引出源极的阵列共源极。为了提高堆叠结构的强度，防止堆叠结构倾斜或倒塌，一些三维存储器的部分阵列共源极被做成“H”型结构。具体地，先在堆叠结构中形成贯穿堆叠结构的若干子阵列共源极，相邻子阵列共源极之间通过堆叠结构中形成的隔断本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制造方法，其特征在于，包括以下步骤：提供半导体结构，所述半导体结构包括衬底和位于所述衬底上的堆叠结构，所述堆叠结构包括交替层叠的栅极层和介电层；或者，所述堆叠结构包括交替层叠的伪栅极层和所述介电层，其中，所述栅极层可替代所述伪栅极层；在所述堆叠结构的栅线隙区中形成凹槽，其中，所述凹槽贯穿多层所述栅极层和所述介电层；或者，所述凹槽贯穿多层所述伪栅极层和所述介电层；在所述堆叠结构表面及所述凹槽中形成绝缘层，其中，所述凹槽上方的绝缘层相对远离所述衬底的表面具有凹陷；以及对所述绝缘层进行研磨以磨平所述凹陷。2.如权利要求1所述的方法，其特征在于，所述绝缘层包括第一绝缘层和第二绝缘层；所述在所述堆叠结构表面及所述凹槽中形成绝缘层，其中，所述凹槽上方的绝缘层相对远离所述衬底的表面具有凹陷，包括：在所述堆叠结构表面及所述凹槽中依次形成所述第一绝缘层和所述第二绝缘层；对所述绝缘层进行研磨以磨平所述凹陷，包括：对所述第二绝缘层进行研磨以磨平所述凹陷。3.如权利要求1所述的方法，其特征在于，对所述绝缘层进行研磨以磨平所述凹陷后还包括：在所述栅线隙区形成栅线隙，所述栅线隙被所述凹槽隔断；在所述栅线隙中填充导电材料以形成阵列共源极。4.如权利要求3所述的方法，其特征在于，在所述栅线隙中填充导电材料以形成阵列共源极后还包括：形成跨越所述凹槽中的绝缘层的连接桥，所述连接桥连通被所述绝缘层隔开的阵列共源极。5.如权利要求1所述的方法，其特征在于，所述堆叠结构表面的绝缘层的厚度为150
‑
250nm。6.如权利要求1所述的方法，其特征在于，对所述绝缘层进行研磨以磨平所述凹陷的步骤，包括通过控制所述研磨的时间来控制研磨厚度。7.如权利要求1所述的方法，其特征在于，所述凹槽位于所述堆叠结构的核心区。8.如权利要求1所...

【专利技术属性】
技术研发人员：汤召辉，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：