与电子存储器设备相关的改进制造技术

提供了一种用于存储一个或更多个信息位的存储器单元。存储器单元包括半导体衬底，在该半导体衬底上设置有源极端子、漏极端子和在源极端子与漏极端子之间延伸的沟道。存储器单元还包括控制栅和浮动栅极，浮动栅极设置在控制栅与沟道之间，并且浮动栅极通过电荷势垒与控制栅和沟道电隔离，并被配置成：在写入和擦除操作中，使得电荷载流子能够选择性地通过进入和离开通过浮动栅极，以提供浮动栅极的至少第一占用状态和第二占用状态。沟道被布置成提供要施加在控制栅与衬底之间的最小阈值电压，用于将电荷载流子从衬底引入沟道中以使沟道导电，最小阈值电压取决于浮动栅极的占用状态，使得可以在控制栅与衬底之间施加读取电压，该读取电压将针对浮动栅极的第一占用状态提供导电沟道，并且针对浮动栅极的第二占用状态提供非导电沟道。态提供非导电沟道。态提供非导电沟道。

【技术实现步骤摘要】
【国外来华专利技术】与电子存储器设备相关的改进


[0001]本专利技术涉及电子存储器设备，特别是涉及利用浮动栅极存储电荷并由此存储数据的电子存储器设备。

技术介绍

[0002]在现代，社会越来越依赖于以不断加快的速度访问、操作和存储日益庞大量的数据。事实上，以高速访问大量稳健存储的数据的能力在许多行业中都是至关重要的，并且对于个人而言，例如在访问互联网等时，是非常需要的。获取信息可以促进选择的自由度、提高效率、驱动创新和经济发展，并且可以总体上引起生活质量的改善。
[0003]存储器设备通常是基于半导体的集成电路，供计算机或其他电子设备使用。有许多不同类型的存储器，包括随机存取存储器(RAM)、只读存储器(ROM)、非易失性浮动栅极NOR/NAND闪速存储器和动态随机存取存储器(DRAM)。
[0004]闪速存储器是半导体设备，它利用选择性地存储电荷的电隔离的浮动栅极。常规的闪速存储器单元包括半导体衬底(通常是硅)，该衬底被掺杂以形成分离的源极和漏极端子。还提供控制栅极端子，在控制栅极与衬底之间设置有电隔离的浮动栅极。施加到控制栅极的电压在幅度上大本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种存储器单元，所述存储器单元用于存储一个或更多个信息位，所述存储器单元包括半导体衬底，在所述半导体衬底上设置有源极端子、漏极端子以及在所述源极端子与所述漏极端子之间延伸的沟道；所述存储器单元还包括控制栅极和浮动栅极，所述浮动栅极设置在所述控制栅极与所述沟道之间，并且所述浮动栅极通过电荷势垒与所述控制栅极和所述沟道电隔离，并且所述浮动栅极被配置成使得在写入和擦除操作中电荷载流子能够选择性地通过进入和离开所述浮动栅极，以提供所述浮动栅极的至少第一占用状态和第二占用状态；所述沟道被布置成提供要施加在所述控制栅极与所述衬底之间的最小阈值电压，从而将电荷载流子从所述衬底引入所述沟道中以使所述沟道导电；所述最小阈值电压取决于所述浮动栅极的占用状态，使得能够在所述控制栅极与所述衬底之间施加读取电压，所述读取电压将针对所述浮动栅极的第一占用状态提供导电沟道，并且针对所述浮动栅极的第二占用状态提供非导电沟道。2.根据权利要求1所述的存储器单元，其中，所述存储器单元在所述沟道与所述半导体衬底之间的界面处具有异质结，在所述异质结中，电荷载流子能够驻留在所述沟道的导带中的最低能级具有比所述半导体衬底的价带更高的能量。3.根据权利要求1或2所述的存储器单元，其中，所述沟道包括量子阱，所述量子阱具有用于在所述沟道中容纳电荷载流子的离散的内部能级。4.根据权利要求3的存储器单元，其中，所述量子阱被限定在电荷势垒与所述衬底之间。5.根据任一前述权利要求所述的存储器单元，其中，电荷势垒和所述半导体衬底限定所述量子阱的壁。6.根据任一前述权利要求所述的存储器单元，其中，在所述沟道上没有施加任何偏压的情况下，所述沟道包括：在所述沟道与电荷势垒之间的界面处的电势势垒；以及在所述沟道与所述衬底之间的界面处的电势势垒。7.根据权利要求6的存储器单元，其中，在所述沟道与所述衬底之间的所述界面处的所述电势势垒使得电荷载流子能够在所述半导体衬底与所述沟道之间选择性地通过。8.根据任一前述权利要求所述的存储器单元，其中，所述沟道是通过具有偏移的导带和/或价带形成的，以在所述沟道与所述电荷势垒之间的所述界面处形成异质结，并且在所述沟道与所述半导体衬底之间的所述界面处形成异质结。9.根据任一前述权利要求所述的存储器单元，其中，所述沟道是通过设置在两个宽带隙半导体之间的窄带隙半导体形成的。10.根据任一前述权利要求所述的存储器单元，其中，所述沟道与所述衬底之间的所述界面为III型异质结。11.根据任一前述权利要求所述的存储器单元，其中，所述沟道...

【专利技术属性】
技术研发人员：马努斯，
申请(专利权)人：兰卡斯特大学，
类型：发明
国别省市：