半导体结构及三维存储器制造技术

本公开提供了一种半导体结构及三维存储器，涉及半导体芯片技术领域，旨在提高三维存储器的良率和可靠性，以及降低三维存储器的制作难度。半导体结构包括：衬底、存储堆叠结构、至少一个第一墙结构和至少一个第二墙结构。存储堆叠结构位于衬底的一侧，且具有沿第一方向设置的台阶区和核心阵列区；第一墙结构沿所述第一方向延伸；第二墙结构沿第二方向延伸，第二方向与第一方向相交；所有第一墙结构和所有第二墙结构均位于台阶区；至少一个第二墙结构的高度小于第一墙结构的高度。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。操作。操作。

【技术实现步骤摘要】
半导体结构及三维存储器


[0001]本公开涉及半导体芯片
，尤其涉及一种半导体结构及三维存储器。

技术介绍

[0002]随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。
[0003]为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在衬底之上来提高存储密度。
[0004]为了实现更高的存储密度，三维存储器中的堆叠层数也显著增加，例如，由32层发展到64层，再到96层，甚至128层等等。然而，随着三维存储器中的堆叠层数的增加，位于台阶区中的部位的应力问题也越来越严重，例如，栅极线的形变和阶梯结构的形变，这些问题降低了三维存储器的良率和可靠性。为了解决上述问题，则需要对三维存储器的结构进行改进，然而，由于三维存储器中的堆叠层数的增加，也势必为改进后的三维存储器的制作带来难度。
[0005]因此，期望改进三维存储器的结构，以提高三维存储器的良率和可靠性，以及降低三维存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；位于所述衬底的一侧的存储堆叠结构，所述存储堆叠结构具有沿第一方向设置的台阶区和核心阵列区；位于所述台阶区的至少一个第一墙结构，所述第一墙结构沿所述第一方向延伸；以及，位于所述台阶区的至少一个第二墙结构，所述第二墙结构沿第二方向延伸，所述第二方向与所述第一方向相交；至少一个所述第二墙结构的高度小于所述第一墙结构的高度。2.根据权利要求1所述的半导体结构，其特征在于，所有所述第二墙结构的高度均小于所述第一墙结构的高度。3.根据权利要求2所述的半导体结构，其特征在于，所有所述第二墙结构的高度均大于或等于所述第一墙结构的高度的二分之一。4.根据权利要求1所述的半导体结构，其特征在于，所有所述第一墙结构的高度相等。5.根据权利要求1～4中任一项所述的半导体结构，其特征在于，所述存储堆叠结构包括多个存储块，所述多个存储块均沿所述第一方向延伸，且所述多个存储块沿所述第二方向依次排列；其中，一个存储块包括多个阶梯结构，所述多个阶梯结构均位于所述台阶区，且沿所述第一方向依次排列；所述多个阶梯结构沿所述第二方向的一侧或两侧设置有所述第一墙结构；相邻的两个阶梯结构之间设置有所述第二墙结构。6.根据权利要求5所述的半导体结构，其特征在于，所述多个阶梯结构的高度不同；所述第二墙结构的高度大于与该第二墙结构相邻的阶梯结构的最大高度。7.根据权利要求5所述的半导体结构，其特征在于，所述多个阶梯结构中的一个阶梯结构包括多个台阶，所述多个台阶的高度沿所述第一方向先降低后升高。8.根据权利要求5所述的半导体结构，其特征在于，还包括：位于所述多个阶梯结构远离所述衬底的一侧表面上的停止层；和，覆盖所述停止层和所述第二墙结构的绝缘填充层。9.根据...

【专利技术属性】
技术研发人员：吴双双，周文犀，张坤，张中，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：