半导体器件及其制造方法技术

本发明专利技术涉及一种所说的具有叠层例如ｎ↑［＋＋］，ｎ－，ｐ↑［＋］，ｎ↑［＋＋］区（１，２，３，４）的穿通二极管（１０）。在已知的二极管中，这些半导体区（１，２，３，４）按照所述的次序设置在衬底（１１）上。二极管具有连接导体（５，６）。该二极管不具有陡直的Ⅰ－Ⅴ特性曲线因此不适合用作ＴＶＳＤ（＝瞬态电压抑制器）。特别是电压低于５伏时，穿通二极管能形成一种具有吸引力的替代物来作为ＴＶＳＤ。在根据本发明专利技术的穿通二极管（１０）中，与第二半导体区（２）相邻接的第一半导体区（１）的一部分包括许多子区（１Ａ），这些子区通过与第一连接导体（５）电连接的并且具有第二例如ｐ↑［＋］的导电类型的再一半导体区（７）互相分开。该二极管具有非常陡直的Ⅰ－Ⅴ特性曲线，非常适合用作ＴＶＳＤ并且在工作电压低于５伏时性能非常好。优选地，再一区（７）包括一部分（７Ａ），其宽度比再一区的其它部分的宽度更宽。这些区（１，２，３，４）以两种不同的次序层叠设置在衬底（１１）上，每种所说的次序都有一定的优势。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种具有衬底和半导体本体的半导体器件，该半导体本体依次包括具有第一导电类型和第一掺杂浓度的第一半导体区，具有低于第一掺杂浓度的第二掺杂浓度的第二半导体区，具有与第一导电类型相反的第二导电类型并具有范围介于第一第二掺杂浓度之间的第三掺杂浓度的第三半导体区，以及具有第一导电类型和高于第三掺杂浓度的第四掺杂浓度的第四半导体区，其中第一和第四半导体区提供有电连接导体，该电连接导体的其中一个设置在衬底侧而另一个设置在半导体本体的表面上，并且在器件工作过程中该电连接导体上被施加电压，第二和第三半导体区的厚度和掺杂浓度被选择以便于这些区在工作过程中被完全耗尽。这种器件，也被称作穿通二极管，是一种具有吸引力的替代齐纳二极管的器件，特别是工作电压低于大约5伏时，由于它的急剧穿通特性和低电容因此可作为峰值电压抑制器。本专利技术还涉及一种制造此器件的方法。这种器件可从1983年9月20日公开的美国专利说明书USP4,405,932中得到。在所述文件中描述了一种具有n+衬底的二极管，该二极管包括第一半导体区，在第一半导体区上层叠设置的分别是n-区，p区和n+区的第二、第三和第四半导体区。衬底和n+区提供有连接导体。n-区包括其中形成作为凹进区的p-区的外延层；在所述p-区中又形成作为凹进区的n+区。实验已经表明该已知的器件的缺点在于二极管的I-V(＝电流-电压)特性曲线不能表现出所需的变化，即，过渡不是陡直的，特别是如果二极管被设计成所说的穿通电压高于2伏的情况。并且二极管的性能不稳定。因此本专利技术的一个目的是提供在开篇中提到类型的一种器件，其中所述缺点(至少部分地)被避免并且具有非常陡直的I-V特性，即使穿通电压高于2伏，并且二极管非常稳定。为了实现该目的，根据本专利技术，在开篇中提到类种的器件的特征在于与第二半导体区相邻接的第一半导体区的一部分包括多个子区，这些子区通过具有第二导电类型并且与第一连接导体电连接的再一半导体区互相分开。已经发现这种器件具有非常陡的I-V特性曲线并且设计电压高于2伏。此外，本专利技术还具有以下认识。穿通二极管可被看作是基极开路的双极晶体管，即，没有基极连接。如果正向电压施加到器件上，(轻掺杂的)p-区和n++区之间的结，或在用轻掺杂的n-区代替轻掺杂的p-区的情况下，在p+区和n-区之间的结会略微正向接电极的。这表示n++区可作为晶体管的发射极，p+区可作为基极以及p-区可作为基极的一部分，并且n++衬底形成集电极。如果晶体管的集电极-发射极击穿电压(＝BVCEO)在任何电流强度下都低于穿通电压，二极管将表现出负阻特性。这可能会引起不稳定，例如不需要的振荡。BVCEO和结击穿电压(＝BVCBO)之间的关系是BVCEO＝BVCBO/β1/n，其中β是电流增益，它等于基极电流(ib)和集电极电流(ic)的比值，并且n是介于3和4之间的一个值。基极电流通过轻掺杂区即p-区或n-区中的空穴和电子的复合而确定。在该已知的二极管中，电流增益可以很高，这是由于(体材料)硅中电荷载流子的复合寿命长导致在所述区域中的复合很低的缘故，除此之外还特别地归于基区基本上或部分耗尽的缘故。另外，由于基区在工作过程中耗尽，空穴的横向扩散能力受到限制。因此，BVCEO低。在根据本专利技术的器件中，一方面，在讨论的实例中具有p导电类型的再一半导体区为通过碰撞离化产生的空穴提供逃逸路线。实际上，由于此区域分布在第一半导体区上，该逃逸路线到处存在，并且空穴至少在横向方向上不需要越过一段距离就可以到达逃逸路线并且能容易地从基极流向发射极。由于空穴能容易地被耗尽，基极电流增加因此增益降低。这样避免了发生集电极-发射极的击穿以及因此也避免了由负阻特性引起的不稳定(振荡)的发生。另一方面，分成几部分的第一，n型，半导体区还为通过器件的电流的主要构成部分即电子电流提供极好的接触。因此，I-V特性曲线很陡，这是非常希望得到的。部分再一半导体区例如p+区可以延伸到(p-型)基区。然而，这是不必要的。通过轻掺杂的n-层使这些部分和基区之间分离的优点在于根据本专利技术的穿通二极管的电容可以被减小，其中n-层掺杂足够高即使在0伏也不耗尽。在第一个特别有优势的实施例中，衬底包括具有第一导电类型的与第一半导体区相邻接的半导体衬底，并且半导体本体包括具有第一导电类型并且掺杂浓度比衬底掺杂浓度高的另一个半导体区，其中该另一个半导体区连接到衬底上以及，通过第一电导体连接到再一半导体区上。在该改进中，p-型基区设置在靠近半导体本体的表面处。这样做的优点是通过很好定义的离子注入该区能够容易地形成。因此，直接取决于基区掺杂浓度的穿通电压能够容易而精确地确定。该改进的另一个重要的优点在于不同的电压调节器/ESD(＝静电放电)保护设备可集成在同一个半导体本体中。在该改进中被埋入的再一半导体区通过分开的连接区能被带到集电区的电压电平。然而，优选地，象在该改进中再一半导体区与衬底通过导体(金属)被短路。在不同的改进中，衬底包括具有第一导电类型和第四半导体区的半导体衬底，并且再一半导体区直接与第一导体相邻接。该改进的优点是由于半导体层的结构能在单次(外延)生长工艺中形成因此器件的制造比较简单，其中穿通二极管的发射区与半导体本体的表面相接。除此之外，制造方法与现在的双极晶体管的制造方法非常兼容，例如那些在BiCMOS(双极互补型金属氧化物半导体)工艺中的制造方法。该改进的另一个优点在于将连接导体与基区分离的n+区能容易地被形成以至于很薄。这样空穴电流在半导体材料例如硅和导电导体金属之间的界面处能容易地复合。因此，电流增益进一步略微降低。在所述的两种改进中，优选地，与第一半导体区的子区相邻接的再一半导体区的一部分具有比该再一半导体区的其它部分更宽的宽度。由于此原因，根据本专利技术的器件的所说的钳位特性可以容易地在相反方向被控制。在这种情况下，由于基区具有均匀的电势因此电子电流基本均匀地流过基区。因此，由于电子电流必须流过比较宽的、轻掺杂的n-区，小电压降将在p+区的宽部分产生。在一定电流密度下，该压降是这样的即它会引起p+/n结变成正向接电极的，并且相关的空穴电流将会驱动本征npn晶体管。因此，钳位电压迅速下降。再一半导体区的宽(较宽)部分可以设置在各处/任何地方，但是优选设置在器件的边缘。这样做的优点是制造过程中的任何对准误差的影响都比较小，其中通常将这些误差显示在边缘。较宽部分的合适的宽度范围为5～20μm，以及再一半导体区的其它部分优选的宽度范围为1～5μm。优选地，后者的宽度也用作第一半导体区的子区的宽度。像上文已经表明的，第一导电类型优选是n-导电类型。这样做最大的优点是与空穴相比电子的迁移率更大。根据本专利技术的一种制造半导体器件的方法，其中具有衬底的半导体本体形成，在半导体本体中依次形成具有第一导电类型和第一掺杂浓度的第一半导体区，具有低于第一掺杂浓度的第二掺杂浓度的第二半导体区，具有与第一导电类型相反的第二导电类型以及范围介于第一第二掺杂浓度之间的第三掺杂浓度的第三半导体区，以及具有第一导电类型和高于第三掺杂浓度的第四掺杂浓度的第四半导体区，其中第一和第四半导体区提供有电连接导体，并且在器件工作过程中该电连接导体上被施加电压，以及其中第二半导体区的厚度和掺杂浓本文档来自技高网...

【技术保护点】
一种具有衬底（１１）和半导体本体（１２）的半导体器件（１０），依次包括具有第一导电类型和第一掺杂浓度的第一半导体区（１），具有低于第一掺杂浓度的第二掺杂浓度的第二半导体区（２），具有与第一导电类型相反的第二导电类型和范围介于第一和第二掺杂浓度之间的第三掺杂浓度的第三半导体区（３），以及具有第一导电类型和高于第三掺杂浓度的第四掺杂浓度的第四半导体区（４），其中第一和第四半导体区（１，４）提供有电连接导体（５，６），该电连接导体的其中一个（５，６）设置在衬底（１１）侧以及另一个（６，５）设置在半导体本体（１２）的表面上，并且在器件工作过程中该电连接导体上被施加电压，其中第二和第三半导体区（２，３）的厚度和掺杂浓度被选择使得这些区在工作过程中被完全耗尽，其特征在于，与第二半导体区（２）相邻接的第一半导体区（１）的一部分包括多个子区（１Ａ），这些子区通过与第一连接导体（５）电连接的具有第二导电类型的再一半导体区（７）互相分开。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：R范达伦，GEJ库普斯，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]