本发明专利技术是提供一种磁性随机处理存储器装置，包括一存储单元，存储单元的读取容限是超过存储单元内磁阻元件的磁阻比率。存储单元是包括一磁阻元件，一参考晶体管、以及一放大晶体管。磁阻元件可包括一个夹于两电极层中间的磁性穿隧接面。其中一个电极层可连接至一输入节点，而输入节点亦连接至参考晶体管的漏极或源极以及放大晶体管的栅极。放大晶体管的漏极经由一导电程序线连接至一感测放大器。存储单元是利用流经磁阻元件的电流来控制放大晶体管栅极至源极的电压，并依据横跨放大晶体管的压降（或损失电流）以感应存储单元的状态。本发明专利技术使读取容限增加，故磁阻元件间差异所导致的影响即使未能消除，也可大幅度的降低。
【技术实现步骤摘要】
本专利技术是有关内含磁阻存储元件(magnetoresistive memoryelements)的随机存取存储器(Random Access Memory)。
技术介绍
磁性随机处理存储器(Magnetic Random Access Memory；MRAM)是一种非易失性(Non-Volatile)存储器，其是运用磁性而非电能以储存数据。图1显示一MRAM内一部分存储单元阵列10的示意图，其包含多个存储单元12至19。每一存储单元12至19皆分别包含一磁阻(Magnetoresistive；MR)元件20至27以及一晶体管30至37。晶体管30至33是利用一字线(Word Line)(WL1)40彼此耦合，而晶体管34至37则利用字线(WL2)41彼此耦合，其中字线40和41形成晶体管30至37的栅极。晶体管30至33亦利用一程序线(Program Line)(PL1)42彼此偶合，以及晶体管34至37利用一程序线(PL2)43彼此耦合，其中程序线42与43是用作虚拟的接地线。类似地，MR元件20和24通过位线(Bit Line)(BL1)45彼此耦合，MR元件21和25通过位线(BL2)46彼此耦合，MR元件22和26通过位线(BL3)47彼此耦合，以及MR元件23和27通过(BL4)48彼此耦合。位线45至48典型上是稍微垂直于字线40、41以及程序线42、43。MR元件20至27当中的每一元件皆为一种多层磁阻元件，比方是一种磁性穿隧接面(Magnetic Tunneling Junction；MTJ)或是一种巨磁阻(Grant Magnetoresistive；GMR)元件。图2是显示一典型MTJ元件50的范例。该MTJ元件50是包含以下数层一上电极层52，一铁磁性自由层(Ferromagnetic Free Layer)53，一用作穿隧障璧用的间隔层(Spacer)54，一铁磁性固定层(Ferromagnetic Pinned Layer)55，一反铁磁性钉扎层(Antiferromagnetic Pinning Layer)56，以及一下电极层57。铁磁性自由层53与铁磁性固定层55是利用铁磁(Ferromagnetic)材料建造而成，举例来说，可利用钴-铁或镍-钴-铁加以建造。铁磁性固定层55和反铁磁性钉扎层56间的静磁耦合(Magnetostatic Coupling)导致铁磁性固定层55具有固定的磁矩(Magnetic Moment)。另一方面，铁磁性自由层53的磁矩乃根据一外加磁场，变换于一第一方位与一第二方位之间，其中第一方位是平行于铁磁性固定层55的磁矩，而第二方位则反平行于铁磁性固定层55的磁矩。间隔层54介于铁磁性固定层55与铁磁性自由层53之间。间隔层54由绝缘材料构成，比方是氧化铝、氧化镁或氧化钽。间隔层54必须够薄，才能当铁磁性自由层53和铁磁性固定层55的磁阻平行时，允许自旋取向(Spin-Aligned)的电子迁移(穿隧)。另一方面，当铁磁性自由层53和铁磁性固定层55磁阻反平行时，电子穿隧过间隔层54的机率下降。这种现象普遍称为自旋相依穿隧(Spin-Dependent Tunneling；SDT)。如图3所示，穿越MTJ元件50(也就是穿越第52层至第57层)的电阻是于铁磁性固定层55和铁磁性自由层53变得较为反平行时增加，而若铁磁性固定层55和铁磁性自由层53变得较为平行时则会减少。在任何MRAM的存储单元中，MTJ元件50的电阻因此可于第一与第二电阻值之间变换，故而能用来表示第一与第二逻辑态。举例来说，高电阻值可用来代表逻辑态“1”，而低电阻值可用来代表逻辑态“0”。因此，通过传送一感测电流通过MR元件并感测其电阻，可读取储存于存储单元内的数据。举例来说，参考回图1，存储单元12的逻辑态的读取方式可利用传送一感测电流通过位线(BL1)45，通过字线(WL1)40使晶体管30导通，并感测传导至程序线(PL1)42的电流来达成。在一写入操作中，电流是流通于程序线42，43当中与目标存储单元12至19互动的一程序线内，以及字线45至48当中与目标存储单元12至19互动的一字线内。举例来说，为了将存储单元13作写入动作，必须经由程序线(PL1)42传送一电流，以及经由位线(BL2)46传送另一电流。这两个电流的大小必须加以选取，以令(理想上)两电流所造成的磁场不会分别强烈到对MR元件20至23以及25的存储状态造成影响，但这两个电流所造成磁场的组合(于MR元件24之处)必须强烈到可变换MR元件21的逻辑状态(亦即变换铁磁性自由层53的磁矩)。
技术实现思路
在一存储单元内，比方是如图1所示的存储单元，代表逻辑态“1”的电流以及代表逻辑态“0”的另一电流间的差异(读取容限(Read Margin))是直接依据MR元件的磁阻比率(Magnetoresistive Ratio；MR ratio)而定。所以，此类的存储单元必须具有高的MR比率，如此才能够辨识逻辑态之间的差异。一MR元件的MR比率是根据外加电压而定，举例来说，当外加电压增加时，MR比率是下降。由于通常需要高的MR比率以使MRAM能够操作，因此外加电压必须维持得相当低，否则MR比率会降至让存储器无法读取的地步。然而，这却限制了存取速率，原因在于若要获得较高的读取速率则必须使用到较高的电压。此处所揭露的是一种改良的磁阻存储装置，包括一存储单元，该存储单元的读取容限是超越该存储单元内MR元件的MR比率。该存储单元包括一MR元件，一参考晶体管、以及一放大晶体管。该MR元件可包括一个磁性穿隧接面，该磁性穿隧接面是夹于一上电极层与一下电磁层中间。该上电极层可连接至一导电位线，而该下电极层可连接至一输入节点，同时该输入节点亦连接至该参考晶体管的漏极或源极以及该放大晶体管的栅极。该放大晶体管的漏极是经由一导电程序线连接至一感测放大器。本专利技术的存储单元并非如现有存储单元般将流通于MR元件的读取电流的一部分传送出去并对剩余的读取电流进行感测，而是利用流经MR元件的电流来控制该放大晶体管栅极至源极的电压，并且是根据横跨于该放大晶体管的压降(或损失电流)来感应该存储单元的状态。本专利技术是这样实现的本专利技术提供一种磁性随机处理存储器装置，所述磁性随机处理存储器装置包括一存储单元，其是包括一磁阻元件，一参考晶体管，以及一放大晶体管，其中该磁阻元件是包括一第一与一第二电极层，其中该参考晶体管是包括一漏极与一源极；其中该漏极与该源极其中之一是连接至该磁阻元件的第一电极层，以及其中该放大晶体管是包括一栅极，该栅极是连接至该磁阻元件的第一电极层。本专利技术所述的磁性随机处理存储器装置，更包括一第一导电线连接至该磁阻元件的第二电极层。本专利技术所述的磁性随机处理存储器装置，更包括一第二导电线连接至该放大晶体管的漏极。本专利技术所述的磁性随机处理存储器装置，更包括一第三导电线连接至该参考晶体管的栅极。本专利技术所述的磁性随机处理存储器装置，更包括一感测放大器，其中该感测放大器是连接至该放大晶体管的漏极。本专利技术所述的磁性随机处理存储器装置，该参考晶体管的漏极是连接至该磁阻元件的第一电极层，以及该参考晶体管的源极是连接至信号接地端。本专利技术所述的磁性随机处理存本文档来自技高网...
【技术保护点】
一种磁性随机处理存储器装置，所述磁性随机处理存储器装置包括：一存储单元，其是包括一磁阻元件，一参考晶体管，以及一放大晶体管，其中该磁阻元件是包括一第一与一第二电极层，其中该参考晶体管是包括一漏极与一源极；其中 该漏极与该源极其中之一是连接至该磁阻元件的第一电极层，以及其中该放大晶体管是包括一栅极，该栅极是连接至该磁阻元件的第一电极层。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。