包括层间导电接触的半导体器件及其形成方法技术

本发明专利技术公开了一种包括层间导电接触的半导体器件及其形成方法，其中半导体器件包括：第一绝缘层，在半导体器件的下层接触区域上，第一绝缘层具有上表面；第一导电图案，在穿过第一绝缘层的第一开口中，第一导电图案的上部具有第一宽度，第一导电图案的上表面相对于第一绝缘层的上表面凹陷，从而第一导电图案的上表面相对于下层接触区域的高度小于第一绝缘层的上表面相对于下层接触区域的高度；以及第二导电图案，其接触第一导电图案的上表面，第二导电图案的下部具有小于第一宽度的第二宽度。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
基于对高M电子器件的不断关注，当前需^H^器件在更高的i^和更低的功率下;t刻乍并且具有增大的器件密度。为了实规逸些目标，需要器件以增大的集 M形成，并需要器件的部件由具有较低电阻率的材料形成。然而，由于用于形成 器件组件的图案变4辆A^小，并皿由于相邻图案之间的间隔变#^^小，所 以相邻的图案和部件之间泄漏电流传导的可能性^^大了 。为说明这个问题，在当前半导体器件的通常构造中，由鴒形成的层间接触在第一层间电介质层中形成，蚀刻终止层(etch stop layer)例如t/H^tt第一层间电介 质层上形成，第二层间电介质层在蚀刻终止层上形成。铜位线图案在第二层间电介 质层中形成，并与下层的层间接触的顶吾吋妄触。蚀刻终止层与下层的第一层间电介 质层之间的粘附力一般较弱，因此，当铜位线图案被形成时，铜扩散可以沿蚀刻终 止层和第一层间电介质层的界面发生。即使在不使用蚀刻终止层的情况下，铜扩散 可以在下层的第一层间电介质层和第二层间电介质层的界面叱义生。卩錄半^^器件^A的增大，相4[M立线图案彼jtU妄i^也形成，这增大了泄漏 电流妇目邻位线图案之间流动的可能性，特别是通过沿蚀刻终止层和第一层间电介 质层的界面或沿第一层间电介质层和第二层间电介质层的界面的铜扩散区域。此 夕卜，随着集成度的增大，位线相对于下层的层间接触的不对准(misalignment)更 有可育^^,由于它们之间相对减小的距离，所以第4形式的泄漏电流可以在下 层的层间接触与相々IM立线之间产生。
技术实现思路
本专利技术涉及一种半*器件及形成该半*器件的方法，其中拟目邻互连线之 间或在下层的层间接触插塞与相邻的互连线之间，器件可以被进一步集成而不引入 泄漏电流的增大的可能'f:ii^ff氐泄漏电流的可能性。这是通过增大相邻互连线之间的扩散路径:长度来实现，从而沿该5^圣发生的^f可扩散都不太可能导致泄漏电流。 这iiit过增大下层的层间接触插塞与相邻互连线之间的距离来实现，从而减d、 了它 们之间的电场，并因此减小了泄漏电流。在一个方面中，半，器件包括第一^^彖层，在半#器件的下层接触区域 上，第一绝缘层具有錄面；第一导电图案，在穿过第一绝缘层的第一开口中，第 一导电图案的上部具有第一^y复，第一导电图案的Ji4面相对于第一^^彖层的J^ 面凹陷，从而第一导电图案的Ji4面相对于下层接触区域的高度小于第一绝缘层的Ji4面相对于下层接触区域的高度；以A^二导电图案，接触第一导电图案的Ji4面，第二导电图案的下部具有小于第一t复的第二tt。第一导电图案可以包括处于其上部的导电阻挡层(conductive barrier layer )。 半导体器件还可以包括第 一绝缘层上的第二绝缘层，其中第二导电图案在穿过第二绝缘层的第二开口中。半导体器件还可以包括处于第二开口的侧壁的绝缘线间隔物(insulating linespacer),其中绝缘线间隔物和第二开口的在第二开口底部处的宽度的组合宽度小于或等于第一宽度。半#器件还可以包括处于第二开口的侧壁的绝纟4i戈间隔物，其中绝纟i^j'司隔物和第二开口的在第二开口底部的t变的组合宽度大于第一tt。半M器件还可以包括第 一绝缘层上的第三导电图案，该第三导电图案相对于下层的第一导电图案，在水平方向上邻近第二导电图案，其中沿第一《^彖层的上边 界的第一导电图案与第三导电图案之间的泄漏电流^W圣具有大于第一导电图案与 第三导电图案之间的水平距离的长度。半导体器件还可以包括第一^^彖层上的第三导电图案，该第三导电图案相对于下层的第一导电图案，在水平方向上邻近第二导电图案，其中沿第一乡^彖层的上边 界的第二导电图案的底部与第三导电图案的底部之间的扩散5^圣具有大于第二导电图案与第三导电图案之间的水平距离的长度。蚀刻终止层可以存在于第一绝缘层与第二绝缘层之间。在半#器件中，第一导电图案可以包括导电插塞(conductiveplug)和相对于第二导电图案可以包括导电插塞和相对于下层的第一导电图案沿半导体器件的水 平方向延伸的互连线其中之一。半导体器件还可以包括侧壁间隔物，该侧壁间隔物在第一导电图案的Ji^面上 的第一开口的侧壁上。下层接触区域(underlying contact region)可以包衬底、衬底的掺杂区域、外延层、晶体管的栅极电极、硅化物区域以及导电接触中的至少一种。半导体器件可以是例如非易失性存储器器件或易失性存储器器件例如动态随机存储器(DRAM )、静态随机存储器(SRAM )、与非门(NAND)型闪存(flash )、 或非门(NOR)型闪存、相变随机存储器(PRAM)、磁性随机存储器(MRAM)、 电阻型随机存储器(RRAM)及类似物中的一种。在另一个方面中，半导体器件包括第一绝缘层，在半导体器件的下层接触区域上，第一绝缘层具有上表面；第一导电图案，在穿过第一绝缘层的第一开口中， 第一导电图案的上部具有第一宽度；第二绝缘层，在第一绝缘层上；第二导电图案，穿过第二绝缘层接触第一导电图案的上表面，第二导电图案的下部具有小于第一宽 度的第二宽度；以及第三导电图案，在第一绝缘层上，穿过第二绝缘层，相对于下 层第一导电图案在水平方向邻近第二导电图案，其中沿第一绝缘层的上边界的第二 导电图案的底部与第三导电图案的底部之间的扩散路径具有大于第二导电图案与 第三导电图案之间的水平距离的长度。第一导电图案的上表面可以相对于第一绝缘层的上表面凹陷，从而第一导电图 案的上表面相对于下层接触区域的高度小于第一绝缘层的上表面相对于下层接触 区域的高度。第一导电图案可以包括处于其上部的导电阻挡层。 第二导电图案可以在穿过第二绝缘层的第二开口中。半导体器件还可以包括处于第二开口的侧壁的绝缘线间隔物，其中绝缘线间隔 物和第二开口的在第二开口底部的宽度的组合宽度小于或等于第一宽度。半导体器件还可以包括处于第二开口的侧壁的绝缘线间隔物，其中绝缘线间隔物和第二开口的在第二开口底部的宽度组合宽度大于第一宽度。沿第一绝缘层的上边界的第一导电图案与第三导电图案之间的泄漏电流路径可以具有大于第一导电图案与第三导电图案之间的水平距离的长度。蚀刻终止层可以存在于第一绝缘层与第二绝缘层之间。在半导体器件中，第一导电图案可以包括导电插塞相对于下层接触区域沿半 导体器件的水平方向延伸的互连线其中之一。第二导电图案可以包括导电插塞和相对于下层的第一导电图案沿半导体器件的水平方向延伸的互连线其中之一。半导体器件还可以包括侧壁间隔物，该侧壁间隔物在第一导电图案的上表面上 的第一开口的侧壁上。下层接触区域可以包括衬底、衬底的掺杂区域、外延层、晶体管的栅极电极、硅化物区域以及导电4妄触中的至少一种。在另一个方面中，形成半*器件的方法包括在半*器件的下层接触区域上设置第一绝缘层，该第一绝缘层具有JL^面；在第一绝缘层中形成第一开口以暴 露下层接触区域；在第一开口中设置第一导电图案，第一导电图案的上部具有第一 宽度，第一导电图案的Ji4面相对于第一绝缘层的J^面凹陷(recessed),从而第 一导电图案的上表面相对于下层接触区域的高度小于第一绝缘层的上表面相对于 下层接触区域的高度；以及设置连接第一导电图案的Ji4面的本文档来自技高网...

【技术保护点】
一种半导体器件，包括：　第一绝缘层，在所述半导体器件的下层接触区域上，所述第一绝缘层具有上表面；　第一导电图案，在穿过所述第一绝缘层的第一开口中，所述第一导电图案的上部具有第一宽度，所述第一导电图案的上表面相对于所述第一绝缘层的上表面凹陷，从而所述第一导电图案的上表面相对于所述下层接触区域的高度小于所述第一绝缘层的上表面相对于所述下层接触区域的高度；以及　第二导电图案，接触所述第一导电图案的上表面，所述第二导电图案的下部具有小于所述第一宽度的第二宽度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：洪琮沅，李钟鸣，崔凤贤，李贤培，成金重，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]