将形成于衬底中的过孔平坦化的方法技术

本发明专利技术提供了一种构造电子装置的方法。提供具有相对的第一（２８）和第二（３６）表面且其中形成了集成电路的衬底（２２）。在该衬底的第一表面上形成保护层（４４）。贯穿保护层直至衬底的第一表面中形成过孔开口（５２）。在于过孔开口中形成导电过孔（５０）。导电过孔具有高出于衬底的第一表面的第一标高的端部。导电过孔的端部被研磨使得导电过孔的端部位于高出于衬底的第一表面的第二标高处。第二标高小于第一标高。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及平坦化形成于衬底内的过孔(via)的方法，更具体 地，涉及平坦化嵌入晶片的衬底上的过孔的方法。
技术介绍
集成电路器件(即集成电路)形成于半导体衬底或者晶片之上。 然后晶片被切割成微电子管芯或者半导体芯片，每个晶片载有不同的 集成电路。利用引线键合或者"倒装芯片，，连接，每个半导体芯片被安 装于封装、或者载体、基板。然后，在装配于电子设备或者计算系统 中之前，封装后的芯片被装配在电路板或者母板上。在安装之前，通常需要形成贯穿电路板的导体(例如过孔)，从 而可以从电路板的一侧到另一侧形成电连接。在印刷电路板(PCB) 中形成导电过孔通常包括将有机树脂板与铜箔层叠以及穿过铜箔和 薄板钻孔。然后利用丝网印刷法(stencil printing)用厚膜骨填充过 孔。在干燥和固化之后，使用研磨设备将多余的过孔填充材料平坦化。 该平坦化通常是由相当粗糙的研磨工艺进行，很少顾及对电路板表面 的其他部分的影响。在研磨后，将铜箔光刻成指定图案。近来，技术发展到可以减少对传统封装基板的需求。技术之一包 括将微电子管芯嵌入在基板内，使管芯的"器件"表面与基板的一个表 面大致共面。可以通过形成从管芯的器件表面到基板的其他部分形成 导体来进行电连接。但是，在某些应用中，必须穿过基板形成导电过 孑L，以能够形成到基板的另一侧的电连接。像在电路板的情况中一样， 这些过孔必须在其他工序进行之前被平坦化。但是，由于管芯的器件 表面暴露在外，如果利用传统的平坦化方法会损坏其中的集成电路。因此，希望提供一种避免对嵌入在基板中的管芯的损坏风险的方法以有效地将基板内的过孔平坦化。此外，通过对本专利技术随后的详细 说明和附加权利要求，结合附图以及本专利技术的背景，本专利技术的其他有 益的特征和特点将更为清晰。附图说明此后将结合以下附图对本专利技术进行说明，其中相同的附图标记代 表相同的元素。图1为包括基板和嵌入于其中的多个微电子管芯的器件面板的 俯S见平面图。图2为更详细说明表示了微电子管芯的图l的器件面板的部分俯 视平面图。图3为图2的器件面板的沿3-3线截取的剖面图。图4为具有形成于上下表面的保护层的图3的器件面板的剖面图。图5为具有形成于保护层上的聚合物层的图4的器件面板的剖面图。图6为具有贯穿形成的多个过孔开口的图5的器件面板的剖面图。图7为具有形成于过孔开口内的导电过孔的图6的器件面板的剖面图。图8为图7所示的器件面板的剖面图，用于说明处于加热工艺中 的器件。图9为从保护层去除了聚合物层之后的图8所示的器件面板的剖面图。图IO和图ll为图9所示器件面板的剖面图，表示处于研磨工艺 中的器件。图12为图ll所示器件面板的剖面图，更详细地说明了研磨工艺。 图13为完成研磨工艺并去除保护层之后的图12所示的器件面板 的剖面图。图14为图13所示的器件面板的剖面图，更详细地说明了一个过 孔开口。图15为从微电子管芯去除保护层之后的图13所示的器件面板的 剖面图。图16为图15所示的器件面板的剖面图，表示了处于最后的加热 工艺中的器件面板。具体实施例方式以下详细说明实质上仅为例示，并不是对本专利技术或者本专利技术的应 用和使用进行限制。此外，也不由任何上述
、背景、专利技术内 容或者后述的详细说明中的显式或者隐含的理论所限定。还需要指出 的是，图1 16仅为说明性质，并非未按比例绘制。图1~16给出了根据本专利技术的一个实施方式形成电子装置的方 法。参照图1、 2和3,给出了器件面板20。器件面板20包括衬底22 和多个微电子管芯24。衬底22是圆形的，其直径为约200或300mm, 其厚度26为约0.65mm。衬底22还具有上表面28和下表面30,且可 以由例如塑料材料或者环氧树脂制成。如图1和3所示，微电子管芯 24嵌入于衬底22中并在衬底22的上表面28上均匀分布。如图2和3所示，在一个实施方式中，管芯24大致为正方形(或 者矩形)，其边长32为5mm ~ 20mm，其厚度34为约75pm ~ 800jrni。 每个微电子管芯24包括形成在器件表面38上的多个接触焊盘36以 及形成于器件表面38上方的屏蔽层40。尽管未具体示出，每个微电 子管芯24还包括形成在其上的集成电路，这是本领域的一般常识。 如所示出的，屏蔽层40的表面与衬底22的上表面28共面或者一致。 尽管未明确示出，屏蔽层40具有小于10nm的厚度，使得微电子器件 24的器件表面38位于衬底22的上表面28下方小于lO^im的标高 (elevation) 42处。如此，特别是在不包括屏蔽层40的实施方式中， 微电子管芯24的器件表面38可以与衬底22的上表面28大致共面。 屏蔽层40可以为光刻胶或者其他有机聚合物制成。尽管以下的工艺步骤仅以在器件面板20的一部分上进行的方式 示出，应该理解为每个工序可以同时在大致整个面板20上进行。如 图4所示，保护层44首先形成在衬底22的上下表面28和30上方。 保护层44在衬底22的上表面28和下表面30上方具有5nm ~ 20nm 的厚度46。如图所示，保护层44还覆盖微电子管芯24。保护层44 可以通过将整个器件面板20浸入半导体处理流体容器中并该流体在 该面板20上干燥来形成。保护层44可以由可溶性材料制成。在一个 实施方式中，保护层44可以由水溶性材料诸如EMULSITONE 1146 制成。EMULSITIONE 1146可从Emulsitone Company of Whippany, NJ获得。然后，如图5所示，在衬底22的上表面28和下表面30上方的 保护层44上形成聚合物层48。聚合物层48为聚酰亚胺带，厚度为 20~200jun。在一个实施方式中，聚合物层的厚度约为35nm。接下来，然后，如图6所示，贯穿衬底22的上表面28上方的聚 合物层48和保护层44以及衬底22的下表面30上方的保护层44和 聚合物层48形成多个过孔开口 52。在一个实施方式中，过孔开口 52 形成于微电子管芯24的相对侧上，并具有60~300nm的厚度。可以 通过机械钻孔或者例如紫外或者红外激光的电磁辐射的方法形成过 孔开口 52。衬底22的厚度与过孔开口 42的宽度之比可以例如为6:1~ 10:1。然后，参照图7，在过孔开口 52中形成多个导电过孔56(或者"通 孔，，(through-via ))。如图所示，每个导电过孔填充相应的一个过 孔开口 52，并具有上端部58和下端部60。如所示出的，导电过孔56 的上端部延伸至衬底22的上表面28上方的聚合物层48的上方。导 电过孔66的下端部60延伸至村底22的下表面30上的聚合物层48 的下方。导电过孔56的上下两端部58和60可以分别位于高出于衬 底22的上下表面28和30的标高62之处。标高62可以近似于保护 层44和聚合物层48的组合厚度。在一个实施方式中，通过利用丝网 印刷在过孔开口 52内淀积导电骨以形成导电过孔56,导电胶例如可以由《艮和铜的混合物制成。然后，如图8所示，对器件面板20实施加热工艺。在一个实施 方式中，器件面板20被加热至约100°C约30分钟以将形成过孔开口 56的导电骨部分地固化或干燥。加热工艺可以在加热炉中进行，如同 本领域所/>知的。然后参照图9并本文档来自技高网...

【技术保护点】
一种构造电子装置的方法，包括以下步骤：　提供具有相对的第一和第二表面、且其中形成了集成电路的衬底；　在所述衬底的第一表面上方形成保护层；　形成穿过保护层并进入所述衬底的第一表面的过孔开口；　在所述过孔开口中形成导电过孔，所述导电过孔具有位于高出于所述衬底的第一表面的第一标高的端部；　研磨所述导电过孔的端部，使得所述导电过孔的端部位于高出于所述衬底的第一表面的第二标高处，所述第二标高小于所述第一标高。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：C阿姆里尼，O费，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]