在超高密度沟槽型功率器件设计中实现分阱结构的方法技术

在超高密度沟槽型功率器件设计中实现分阱（Ｓｐｌｉｔ　Ｗｅｌｌ）结构的新型方法，有效地解决了分阱结构２１与超高密度设计之间的矛盾。该方法利用杂质补偿原理，透过接触孔２２进行高能量Ｎ型离子注入１８和快速退火，在阱区７中央的底部形成分阱结构２１。本工艺通过将接触孔２２过刻蚀至硅表面２３以下，有效地降低了后续Ｎ型离子注入１８所需的能量，减少了阱区７的注入损伤，降低了器件漏－源泄漏电流。此外，通过沿Ｚ方向实现分阱结构２１，可以获得更高的集成度。采用该新型分阱技术，器件导通电阻、坚固性、体二极管反向恢复特性以及器件长期可靠性之间的折中设计，得到了极大地改进。

【技术实现步骤摘要】

本专利技术涉及在高密度沟槽型功率半导体器件中实现分阱结构的新型办法，特别涉及利用高能量的N型离子注入，通过杂质补偿，在器件阱区底部形成分 阱结构的方法，还涉及在器件Z方向实现分阱结构的方法。
技术介绍
功率半导体器件广泛应用于计算机、网络通信、消费电子、工业电子、汽 车电子以及半导体照明等。近年来，随着半导体技术应用广度和深度的扩展， 市场竞争的日益加剧，以及环保节能理念深入人心，市场对功率半导体器件的 高性能、高可靠、低成本、低功耗、微型化等提出了更高的要求。功率半导体 设计(以功率金属氧化物半导体场效应晶体管MOSFET为例)的主要挑战之一， 就是不断优化器件的漏-源导通电阻(On Resistance)、非钳位电感性开关(UIS， Undamped Inductive Switching)应用的坚固性(Ruggedness)、体二极管反向恢 复特性(Body Diode Reverse Recovery)以及器件的长期可靠性(Reliability)。然 而，这些特性之间存在着折中取舍。曾军和威特里提出的分阱(Split Well)技 术，如图1所示，通过将雪崩击穿点钳制在源极接触孔22的正下方，有效地削 弱了上述参数之间的耦合，极大地改进了折中设计，如论文文献1所述。图2阐述了在平面半导体工艺中实现分阱结构21的关键步骤，该方法同样 适用于沟槽型半导体工艺，如论文文献1种所述。但是，由于需要形成两个具 有一定间距的阱区7，该方法占用了较大的元胞尺寸，限制了芯片集成度的提高。 在沟槽型半导体工艺中，元胞的尺寸一般要远小于平面半导体工艺，分阱结构21的实现受到了极大的限制。随着功率半导体制造技术向深亚微米工艺演进，分阱结构21的实现与沟槽型半导体工艺中超高密度设计的矛盾日益突出。曾军和威特里，"运用一种新颖分阱结构的改进型功率MOSFET"，功率半 导体器件和集成电路国际年会年报，205-208页，1999年。(段落2，图1，图 2)Jun Zeng and Wheatley， "An Improved Power MOSFET Using A Novel Split Well Structure" , Proc. Int. Symp. Power Semiconductor Device & IC， s, pp. 205-208' 1999曾军和威特里在专利文献2中还提出了在沟槽型半导体工艺中实现分阱结 构21的另一种方法，如图3所示，在一定程度上提高了集成度。但该方法仍需 要形成两个具有一定间距的阱区7，不能从根本上解决分阱结构21和沟槽型半 导体工艺中超高密度设计之间的矛盾。由于阱区7和源区8的形成先于沟槽24 刻蚀、牺牲氧化层和栅氧化层5等工艺步骤，使热过程难以控制。此外，该分 阱工艺对传统的沟槽型半导体工艺流程进行了大幅度的改动，开发周期较长， 研发成本和研发风险难以控制，而且难以与传统技术实现工艺集成。曾军和维特里，美国专利，6121089， 2000年。(段落1115-1245，图4) Jun Zeng and Wheatley, US Patent, 6121089, 2000
技术实现思路
本专利技术提出了在超高密度("X1cT元胞/cm2)沟槽型功率器件设计中实现 分阱结构21的新型方法，有效地解决了分阱结构21实现与超高密度设计之间的矛盾。除了接触孔22过刻蚀(Dip Etch)控制和高能量N型离子注入18之夕卜， 其它步骤均兼容传统的沟槽MOS制造工艺。该新型工艺縮短了分阱工艺的开 发周期，降低了研发成本，易于工艺集成。在传统工艺中，接触孔22过刻蚀(Dip Etch)的主要目的是自对准地完成阱 区7接触和提高器件的抗雪崩击穿能力，参数Yd取决于器件抗雪崩击穿能力和 漏-源泄漏电流IDSS等的折中设计。在传统沟槽型半导体工艺中， 一般通过高 能量P+离子14注入，在阱区7底部形成向下凸出的P+区域20，钳制雪崩击 穿点，保护沟槽底部的栅氧5，如图5(a)所示。但是，向下凸出的P+区域20，增大了体二极管正向导通时的注入面积和注入效率，导致反向恢复电荷 (Reverse Recovery Charge) Qrr增加，使器件的反向恢复特性变差，增加了器 件的动态功耗。此外，在正向导通时，向下凸出的P+区域20，限制了电流从沟 道向外延层22的发散速度，增加了导通电阻，如图6(a)所示。在新型的分阱工艺中，接触孔22过刻蚀(Dip Etch)不仅完成了源区8和 阱区7电位接触等常规功能，改善了器件的抗雪崩击穿能力。更重要的是，它 降低了后续高能量N型离子注入18所需的能量。注入能量的降低，减小了离子 的横向散射及分布，基本消除了其对器件沟道的影响，使分阱结构21的深亚微 米加工成为可能，兼容了沟槽MOS的超高密度设计；注入能量的降低，减小 了杂质纵向分布的方差，使杂质补偿更容易控制；注入能量的降低，还有效地 降低了阱区7的晶格损伤，减小了漏-源泄漏电流IDSS。当阱区7较深时 (>0.8um)，采用该方法更具有无可比拟的优势。因此，不同于传统的接触孔过 刻蚀(DipEtch)，该分阱工艺中的参数Yd主要取决于高能量N型离子注入18 或杂质补偿的设计。图5(b)描述采用该分阱工艺的沟槽MOS器件的结构及漏-源泄漏电流路径。与传统结构类似，雪崩击穿点被钳制在阱区7中央的底部。不同于传统结 构，分阱结构21的阱区7向上凹进，缩短了雪崩泄漏电流到达源极金属的距离， 进一步提高了器件的抗雪崩击穿能力。高能量注入的N型离子，在阱区7中央 的底部形成了浓度较高(相对于N-EPI)的N型层，降低了体二极管正向导通 的注入效率，减小了有效注入面积，因而降低了体二极管反向恢复电荷Qrr，改 善了体二极管反向恢复特性，降低了器件的动态功耗。在导通状态，如图6(b) 所示，由于阱区7向上凹进，加快了电流从沟道向外延层2的发散速度，降低 了器件的导通电阻。附图说明图1(a)和1(b)分别示意性地给出了传统的和具有分阱结构的平面垂直双扩 散金属氧化物半导体场效应晶体管(VDMOSFET)的器件结构和泄漏电流路径； 图2示意性地给出了以前的平面半导体工艺中分阱结构的实现方法； 图3(a) 3(f)示意性地给出了以前的沟槽型半导体工艺中分阱结构的实现方法；图4(a) 4(f)以沟槽型金属氧化物半导体场效应晶体管(Trench MOSFET)为 例，示意性地给出了本专利技术所提出的在沟槽功率半导体器件中分阱结构21实现 的新型方法；图5(a)和5(b)以沟槽型金属氧化物半导体场效应晶体管(Trench MOSFET)为例，分别示意性地给出了传统的和具有分阱结构的沟槽型功率器件结构和泄 漏电流路径；图6(a)和6(b)以沟槽型金属氧化物半导体场效应晶体管(Trench MOSFET) 为例，分别示意性地给出了传统的和具有分阱结构的沟槽型功率器件结构和正向导通电流路径；图7(a) 7(c)示意性地给出了具有分阱结构的条形(Linear or Stripe)元胞、 正方形和长方形封闭(Close or Mesh)元胞的版图布局；图8(a)和8(b)，以沟槽型金属氧化物半导体场效应晶体管(Trench MO本文档来自技高网...

【技术保护点】
一种在高密度沟槽型功率半导体器件中实现分阱结构的新型办法，该方法利用杂质补偿原理，透过接触孔进行高能量Ｎ型离子注入和快速退火，在阱区中央的底部形成分阱结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：蒲奎，张少锋，
申请(专利权)人：成都方舟微电子有限公司，
类型：发明
国别省市：90[中国|成都]