半导体结构的制作方法及半导体结构技术

本发明专利技术实施例提供了一种半导体结构的制作方法及半导体结构，所述制作方法包括：提供一衬底，所述衬底中设置有阵列排布的若干接触垫，所述接触垫凸出于所述衬底的上表面；在所述衬底和所述接触垫表面形成第一阻挡层；在所述第一阻挡层表面形成第一导电层；在所述第一导电层的上表面刻蚀形成第一凹陷结构和第二凹陷结构，所述第一凹陷结构向下延伸至所述衬底，且所述第一凹陷结构在所述衬底上的投影环绕所述接触垫，所述第二凹陷结构形成于所述第一导电层中，且位于对应各所述接触垫上方；在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层。本发明专利技术的技术方案可以解决半导体结构在制作过程中结构不稳定的问题。决半导体结构在制作过程中结构不稳定的问题。决半导体结构在制作过程中结构不稳定的问题。

【技术实现步骤摘要】
半导体结构的制作方法及半导体结构


[0001]本专利技术涉及半导体
，具体而言，涉及一种半导体结构的制作方法及半导体结构。

技术介绍

[0002]DRAM(Dynamic Random Access Memory，动态随机存取存储器)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。在DRAM中，电容器件与晶体管连接，用于保持存储器的内容。
[0003]电容器件是一种以静电场形式储存能量的无源电子元件。常见的电容器件包括下电极层、电容介质层及上电极层。相比较单面电容，双面电容可以提高单位面积内的电容值。
[0004]相关技术中，在制作一种双面电容时，通过在介质层结构上刻蚀出孔洞落在接触垫上，以孔洞为基体沉积薄膜制备下电极，去除剩余的介质层材料后，在下电极两侧依次沉积薄膜制备电介质和上电极构成双面电容结构。
[0005]在制作过程中以孔洞为基体沉积薄膜制备下电极，将会导致电容结构不够稳定。
[0006]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本专利技术的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0007]本专利技术实施例的目的在于提供一种半导体结构的制作方法及半导体结构，进而至少在一定程度上解决半导体结构在制作过程中结构不稳定的问题。
[0008]本专利技术的其它特性和优点将通过下面的详细描述变得显然，或部分地通过本专利技术的实践而习得。
[0009]根据本专利技术实施例的第一方面，提供了一种半导体结构的制作方法，所述制作方法包括：提供一衬底，所述衬底中设置有阵列排布的若干接触垫，所述接触垫凸出于所述衬底的上表面；在所述衬底和所述接触垫表面形成第一阻挡层；在所述第一阻挡层表面形成第一导电层；在所述第一导电层的上表面刻蚀形成第一凹陷结构和第二凹陷结构，所述第一凹陷结构向下延伸至所述衬底，且所述第一凹陷结构在所述衬底上的投影环绕所述接触垫，所述第二凹陷结构形成于所述第一导电层中，且位于对应各所述接触垫上方；在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层。
[0010]在一些实施例中，在所述衬底和所述接触垫表面形成第一阻挡层，包括：在所述衬底的鼻癌面和所述接触垫凸出于所述衬底顶面的部分的表面沉积氮化钛材料形成第一阻挡层。
[0011]在一些实施例中，在所述第一阻挡层表面形成第一导电层，包括：在所述第一阻挡层表面沉积多晶硅材料形成第一导电层。
[0012]在一些实施例中，在所述第一导电层表面依次形成第一介质层、第二阻挡层和第
二导电层，包括：在所述第一导电层表面形成高K介质层作为所述第一介质层，所述高K介质层的材料包括氧化铪、氧化锆、氧化铝或其混合物中一种或多种。
[0013]在一些实施例中，在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层，包括：在所述第一介质层表面沉积氮化钛层材料形成第二阻挡层。
[0014]在一些实施例中，在所述第一导电层的上表面刻蚀形成第一凹陷结构和第二凹陷结构，包括：刻蚀所述第一导电层和所述第一阻挡层，停止于所述衬底上表面，形成位于所述接触垫上方且与所述接触垫对应相同数量的导电柱；刻蚀各所述导电柱的上表面，形成上方开口的空心筒状结构。
[0015]在一些实施例中，所述导电柱的横截面积大于所述接触垫的横截面积。
[0016]根据本专利技术实施例的第二方面，提供了一种半导体结构，所述半导体结构包括：一衬底，所述衬底中设置有阵列排布的若干接触垫，所述接触垫凸出于所述衬底的上表面；第一阻挡层，位于所述衬底和所述接触垫的表面；第一导电层，位于所述第一阻挡层表面；第一凹陷结构和第二凹陷结构，所述第一凹陷结构自所述第一导电层的上表面向下延伸至所述衬底，且所述第一凹陷结构在所述衬底上的投影环绕所述接触垫，所述第二凹陷结构形成于所述第一导电层中，且位于对应各所述接触垫上方；依次位于所述第一导电层上方的第一介质层、第二阻挡层和第二导电层。
[0017]在一些实施例中，所述第一介质层包括高K介质层，所述高K介质层的材料包括氧化铪、氧化锆、氧化铝或其混合物中一种或多种；和/或，所述第一导电层和所述第二导电层包括多晶硅层；和/或，所述第一阻挡层和所述第二阻挡层包括氮化钛层。
[0018]在一些实施例中，所述第一导电层包括所述第一凹陷结构和所述第二凹陷结构环绕形成的若干空心筒状导电柱，所述空心筒状导电柱与所述接触垫位置和数量一一对应，所述空心筒状导电柱的上方具有开口。
[0019]在一些实施例中，所述空心筒状导电柱的底部覆盖所述接触垫凸出于所述衬底上表面的部分。
[0020]在一些实施例中，所述第二凹陷结构的底部暴露出所述第一阻挡层。
[0021]本专利技术实施例提供的技术方案可以包括以下有益效果：
[0022]在本专利技术的一些实施例所提供的技术方案中，通过在第一导电层上刻蚀出凹陷结构，在第一导电层上形成与接触垫对应的下电极，有利于在制作过程中保持半导体结构的稳定。
[0023]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本专利技术。
附图说明
[0024]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本专利技术的实施例，并与说明书一起用于解释本专利技术的原理。显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。在附图中：
[0025]图1示意性示出了相关技术中的一种电容器件的剖面图；
[0026]图2示意性示出了本专利技术实施例一种半导体结构的制作方法的流程图；
[0027]图3至图5是步骤S201至步骤S203的剖面示意图；
[0028]图6是步骤S204中形成第一凹陷结构后的剖面示意图；
[0029]图7是步骤S204中形成第二凹陷结构后的剖面示意图；
[0030]图8是步骤S204中形成第一凹陷结构后的俯视图；
[0031]图9是步骤S204中形成第二凹陷结构后的俯视图；
[0032]图10是步骤S205中形成第一介质层后的剖面示意图；
[0033]图11是步骤S205中形成第二阻挡层后的剖面示意图；
[0034]图12是步骤S205中形成第二导电层后的剖面示意图。
具体实施方式
[0035]现在将参考附图更全面地描述示例性实施方式。然而，示例性实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本专利技术将更加全面和完整，并将示例性实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
[0036]虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，所述制作方法包括：提供一衬底，所述衬底中设置有阵列排布的若干接触垫，所述接触垫凸出于所述衬底的上表面；在所述衬底和所述接触垫表面形成第一阻挡层；在所述第一阻挡层表面形成第一导电层；在所述第一导电层的上表面刻蚀形成第一凹陷结构和第二凹陷结构，所述第一凹陷结构向下延伸至所述衬底，且所述第一凹陷结构在所述衬底上的投影环绕所述接触垫，所述第二凹陷结构形成于所述第一导电层中，且位于对应各所述接触垫上方；在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层。2.根据权利要求1所述的方法，其特征在于，在所述衬底和所述接触垫表面形成第一阻挡层，包括：在所述衬底的表面和所述接触垫凸出于所述衬底顶面的部分的表面沉积氮化钛材料形成第一阻挡层。3.根据权利要求1所述的方法，其特征在于，在所述第一阻挡层表面形成第一导电层，包括：在所述第一阻挡层表面沉积多晶硅材料形成第一导电层。4.根据权利要求1所述的方法，其特征在于，在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层，包括：在所述第一导电层表面形成高K介质层作为所述第一介质层，所述高K介质层的材料包括氧化铪、氧化锆、氧化铝或其混合物中一种或多种。5.根据权利要求1所述的方法，其特征在于，在所述第一导电层表面依次形成第一介质层、第二阻挡层和第二导电层，包括：在所述第一介质层表面沉积氮化钛材料形成第二阻挡层。6.根据权利要求1所述的方法，其特征在于，在所述第一导电层的上表面刻蚀形成第一凹陷结构和第二凹陷结构，包括：刻蚀所述第一导电层和所述第一阻挡层，停止于所述衬底上表面，形成位...

【专利技术属性】
技术研发人员：胡建城，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：