校正外延反应腔温度的方法技术

本发明专利技术公开了一种校正外延反应腔温度的方法，包括：同时在一批次的硅片的上淀积同步掺杂的多晶硅层或非晶硅层，并分别测量每个硅片上多晶硅层或非晶硅层的掺杂量和厚度；在多晶硅层或非晶硅层上淀积等离子体氧化层；用不同温度点，分别对淀积等离子体氧化层后的硅片在外延反应腔中进行退火处理；去除经退后处理后的硅片表面的等离子体氧化层；测量退火处理后多晶硅层或非晶硅层的方块电阻，并计算出该层的电阻率；将不同退火温度下得到的多晶硅层或非晶硅层的电阻率和参考电阻率对比，确定校正温度。本发明专利技术的方法具有重复性好，简单易行的特点，且可以通过再生将多晶硅去除，硅片可以使用多次，可广泛应用于外延腔的温度校正。

【技术实现步骤摘要】

本专利技术涉及一种半导体制造中外延工艺，尤其涉及一种校正外延反应 腔温度的方法。技术背景衬底(基座)温度是硅外延工艺的主要参数之一，它会直接影响外延层 的电阻率、厚度和掺杂原子在外延层与衬底界面的分布。因此，准确的校正衬底(基座)温度对获得稳定和重复的外延工艺很关键。目前用于校正硅 外延衬底(基座)温度的方法主要有1、热电偶校正直接高温计；2、使用 离子注入硅片在外延生长室退火，通过退火方块电阻值来校正温度。第一 种方法精度差，无法满足工艺要求；第二种方法操作复杂、成本高。
技术实现思路
本专利技术要解决的技术问题是提供一种，其 具有好的重复性且成本低。为解决上述技术问题，本专利技术的，包括如 下步骤(1) 同时在一批次的硅片上淀积同步掺杂的多晶硅层或非晶硅层，并 分别测量每个硅片上多晶硅层或非晶硅层的掺杂量和厚度；(2) 在多晶硅层或非晶硅层上淀积等离子体氧化层；(3) 用等温差的多个温度点，分别对淀积等离子体氧化层后的硅片在外延反应腔中进行退火处理；(4) 去除经退后处理后的硅片表面的等离子体氧化层；(5) 测量退火处理后多晶硅层或非晶硅层的方块电阻，并结合多晶硅 层或非晶硅层的厚度计算出电阻率；(6) 将不同退火温度下得到的多晶硅层或非晶硅层的电阻率和参考电 阻率对比，确定校正温度。本专利技术的方法中，利用了同步掺杂多晶硅或非晶硅，在不同温度下退 火可以得到不同的电阻率，即退火温度和电阻率有很强的相关性，以校正 外延反应腔的温度。该方法重复性好，方法简单易行。此外，同步掺杂多 晶硅或非晶硅可以淀积在普通的电阻率控制的衬底片上，而且多晶硅或非 晶硅淀积后的硅片可以通过再生将多晶硅或非晶硅去除，达到多次使用的 目的，降低成本。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明图1为本专利技术的方法流程示意图。具体实施方式本专利技术的，利用了同步掺杂多晶硅或非晶 硅，在不同温度下退火可以得到不同的电阻率，即退火温度和电阻率有很 强的相关性。故先利用稳定性好的工艺同时淀积一批同步掺杂多晶硅层或 非晶硅层(见图1)，厚度约为1000 5000A，掺杂原子可以为硼、磷和砷 中的任一种，且掺杂量约为1H4(T 3W(f个原子每立方厘米(a1:om/cm3)， 并通过相应的检测手段监控其掺杂量和膜层的厚度;之后在多晶硅层或非晶硅层上淀积--层低温等离子体氧化层，用以防止在外延反应腔体中退火 时，多晶硅或非晶硅中的掺杂剂向外扩散至腔体中而造成腔体污染；然后 将部分硅片置于外延反应腔中，在设置的不同温度点下进行退火;退火后， 将表面的等离子体氧化层充分去除后，通过方块电阻测量，得出外延反应 腔中不同温度点下退火后的多晶硅层或非晶硅层的电阻率，与需要校正到 的温度点下的电阻率相对比，从而确定校正温度，最后在外延反应腔中使 用校正温度进行退火确认以检验该校正温度。下面是以掺磷的非晶硅为例来说明本专利技术的方法(1) 采用低温非晶硅工艺，在表面有热生长氧化硅的一批硅片上淀 积厚度约为3000A的同步掺磷的非晶硅层，分别测试不同硅片上非晶硅层 的实际厚度，掺杂量等；(2) 在非晶硅层上淀积一层低温等离子体氧化层；这里必须是等离子体氧化层，因为等离子体氧化层的淀积温度较低(约400度)，故淀积过程中不会激活多晶硅或非晶硅中的掺杂原子；(3) 将覆盖有等离子体氧化层的非晶硅薄膜置于外延反应腔中，设置等温差的不同温度点(如1050度，1100度和1150度)，分别进行退火，且设置的退火时间相同，为60秒钟；(4) 将退火后的硅片上非晶硅层表面的等离子体氧化层去除；(5) 测量上述非晶硅层的方块电阻，并根据实际测量得到该非晶硅 层的厚度，计算出在不同退火温度点下的该非晶硅的电阻率；(6) 对比不同退火温度点下的参考电阻率，用以确定校正温度，这里的参考电阻率通过已知的在参考腔体中在条件下将相同掺杂量的非晶硅退火，得到的电阻率。具体实施中，可以用现有技术中的任何一种方法 校正一参考腔体的温度，后用步骤(1)所述的同一批次淀积非晶硅的硅 片在该参考腔体中进行不同温度下相同退火时间的退火处理，得到的非晶 硅的电阻率即为不同温度下的参考电阻率。例如，三片淀积有厚度为3000A的同步掺磷(掺杂量为1*102°原子每立方厘米)的非晶硅的硅片 G1、G2和G3，分别在外延反应腔中进行1050度，1100度和1150度下退 火60秒后，得到的G1硅片上非晶硅的电阻率为0.0027欧姆厘米，G2 硅片上非晶硅的电阻率为0.0021欧姆厘米(Q化m)， G3硅片上非晶硅 的电阻率为0. 0015欧姆厘米。而这三个退火温度下的参考电阻率分别 为0. 0026欧姆厘米、0. 0020欧姆厘米和0. 0014欧姆厘米。将上述数据 进行比较，通过下述公式可以计算出外延反应腔中温度的实际偏差实际 偏差温度二 (退火温度的平均温度差/两个连续的退火温度下非晶硅的电 阻率差)*当前测得的电阻率与相同温度下参考电阻率的差值。根据上述 计算公式，参照在三个退火温度下的参考电阻率，可以得知要使电阻率增加或减少0.0001欧姆厘米，外延反应腔中的温度需要减少或增加(50/0.0006) *0. 0001，约为8度，因当前测得的电阻率与参考电阻率平 均少0. 0001欧姆厘米时，故应将外延反应腔的温度增加8度以作校正。(7)在校正温度后，使用步骤(1)中同一批次制备的没经退火处理 的硅片，使用校正后的温度在外延反应腔中进行退火，按上述步骤(4) 至步骤(6)的流程来检验校正后的外延反应腔中的温度。权利要求1、一种，其特征在于，包括如下步骤(1)同时在一批次的硅片上淀积同步掺杂的多晶硅层或非晶硅层，并分别测量每个硅片上多晶硅层或非晶硅层的掺杂量和厚度；(2)在多晶硅层或非晶硅层上淀积低温等离子体氧化层；(3)用等温差的多个温度点，分别对淀积等离子体氧化层后的硅片在外延反应腔中进行退火处理；(4)去除经退后处理后的硅片表面的等离子体氧化层；(5)测量退火处理后多晶硅层或非晶硅层的方块电阻，并结合多晶硅层或非晶硅层的厚度计算出电阻率；(6)将不同退火温度下得到的多晶硅层或非晶硅层的电阻率和参考电阻率对比，确定校正温度。2、 按照权利要求l所述的方法，其特征在于，还包括在校正温度后， 使用步骤(1)中同一批次制备的没经退火处理的硅片，使用校正后的温度 在外延反应腔中进行退火，按上述步骤(4)至步骤(6)的流程来检验校 正后的温度。3、 按照权利要求l所述的方法，其特征在于所述硅片在淀积多晶硅 层或非晶硅层之前，淀积有氧化硅层。4、 按照权利要求l所述的方法，其特征在于所述多晶硅层或非晶硅 层的厚度为1000 5000A。5、 按照权利要求l所述的方法，其特征在于所述步骤(1)中对所述多晶硅层或非晶硅层进行掺杂的掺杂原子为硼、磷和砷中的任一种。6、按照权利要求l所述的方法，其特征在于所述步骤(1)中对所述多晶硅层或非晶硅层进行掺杂的掺杂量为1*1018 3*102。个原子每立方厘米。全文摘要本专利技术公开了一种，包括同时在一批次的硅片的上淀积同步掺杂的多晶硅层或非晶硅层，并分别测量每个硅片上多晶硅层或非晶硅层的掺杂量和厚度；在多晶硅层或非晶硅层上淀积等离子体氧化层；用不同温度点，分别对淀积本文档来自技高网...

【技术保护点】
一种校正外延反应腔温度的方法，其特征在于，包括如下步骤：　（１）同时在一批次的硅片上淀积同步掺杂的多晶硅层或非晶硅层，并分别测量每个硅片上多晶硅层或非晶硅层的掺杂量和厚度；　（２）在多晶硅层或非晶硅层上淀积低温等离子体氧化层；　（３）用等温差的多个温度点，分别对淀积等离子体氧化层后的硅片在外延反应腔中进行退火处理；　（４）去除经退后处理后的硅片表面的等离子体氧化层；　（５）测量退火处理后多晶硅层或非晶硅层的方块电阻，并结合多晶硅层或非晶硅层的厚度计算出电阻率；　（６）将不同退火温度下得到的多晶硅层或非晶硅层的电阻率和参考电阻率对比，确定校正温度。

【技术特征摘要】

【专利技术属性】
技术研发人员：王剑敏，徐伟中，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]