【技术实现步骤摘要】
本专利技术涉及一种存储阵列的排列方法,尤其涉及一种可消除隔行字线桥接 的存储阵列排列方法。
技术介绍
在110nm的沟槽式(:Deep Trench,简称DT )动态随片几读耳又存4诸器(Dynamic Random Access Memory,简称DRAM )技术的节点(node )里,经常会产生一 种特殊的失效模型——隔行字线桥接(Interleave Word Line Bridge,简称 Interleave WL ),这种失效模型随机分布在晶圆的存储阵列的边缘(array edge )。为了找出这种失效模型产生的原因,我们采用了电性失效分析(Electrical Failure Analysis,简称EFA)和物理失效分冲斤(Physical Failure Analysis,简称 PFA )来对这种隔行字线桥接进行分析。从PFA分析的结果来看,interleave WL仅仅发生在存储阵列边缘的一些特 殊的区域上,其根本原因是存储阵列边缘的设计问题。由于存储阵列边缘的负 载效应(loading effect) , DT的均匀度和形状在存储阵列的边缘和在 ...
【技术保护点】
一种消除隔行字线桥接的方法,其特征在于,在存储阵列的周围排列虚拟单元。
【技术特征摘要】
【专利技术属性】
技术研发人员:王永刚,常建光,
申请(专利权)人:中芯国际集成电路制造上海有限公司,
类型:发明
国别省市:31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。