芯片封装体制造技术

一种芯片封装体适于耦接至一电路板，包含一封装衬底以及至少一芯片。封装衬底包含多个第一接合垫、多个第二接合垫与至少一第一传输结构，第一接合垫位于衬底的第一表面，第二接合垫位于衬底的第二表面；芯片设置于所述第一表面。第一传输结构耦接芯片、第一接合垫之一及第二接合垫之一。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是关于一种芯片封装体，特别是关于一种双边配置接合垫的芯片封装体。
技术介绍
请参阅图1，其为一种公知的多芯片封装模块1(Multi Chip Module，MCM)，包含一封装衬底11、多个叠设于封装衬底11上的芯片12、多个耦接芯片12与封装衬底11的导线13以及一封装各芯片12、各导线13与封装衬底11的绝缘层14。封装过程中，如果其中的一芯片12或导线13发生短路、损毁的情况，多芯片封装模块1将失去效用，造成可靠度与生产良率降低、生产成本提高。目前的解决方式是将各芯片12先行测试，再以通过测试的芯片12(Known Good Die，KGD)进行多芯片封装模块1的封装，藉由芯片12的可靠度而提升多芯片封装模块1的生产品质。请再参阅图2a与2b，是一种公知的多封装体模块(Multi PackageModule，MPM)3，其为一种堆栈式多封装体模块(Stacked MPM)，包含多个叠设的芯片封装体31、32，且芯片封装体31是叠设于芯片封装体32的一封装衬底321上。然而在多封装体模块3中，封装衬底321必须设置较多的接合垫322，以供各芯片封装体31、32作为讯号端、本文档来自技高网...

【技术保护点】
一种芯片封装体，适于耦接至一电路板，其特征在于包含：　　　　一封装衬底，包含多个第一接合垫、多个第二接合垫与至少一第一传输结构，所述第一接合垫是位于该衬底的一第一表面且所述第二接合垫是位于该衬底的一第二表面；以及　　　　至少一第一芯片，设置于所述第一表面，所述第一传输结构耦接所述第一芯片、所述第一接合垫之一及所述第二接合垫之一。

【技术特征摘要】
1.一种芯片封装体，适于耦接至一电路板，其特征在于包含一封装衬底，包含多个第一接合垫、多个第二接合垫与至少一第一传输结构，所述第一接合垫是位于该衬底的一第一表面且所述第二接合垫是位于该衬底的一第二表面；以及至少一第一芯片，设置于所述第一表面，所述第一传输结构耦接所述第一芯片、所述第一接合垫之一及所述第二接合垫之一。2.如权利要求1所述的芯片封装体，其特征在于所述第一芯片是选自芯片组、处理器、内存、通信芯片及绘图芯片其中之一。3.如权利要求1所述的芯片封装体，其特征在于更包含一绝缘层，其封装所述第一芯片与所述第一芯片所位于的所述第一表面。4.如权利要求1所述的芯片封装体，其特征在于其中所述封装衬底更包含多个第三接合垫，位于所述第二表面；以及至少一第二传输结构，耦接所述第一芯片与所述第三接合垫之一。5.如权利要求4所述的芯片封...

【专利技术属性】
技术研发人员：张文远，杨智安，
申请(专利权)人：威盛电子股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]