一种改善FinFET晶背工艺的方法技术

本发明专利技术提供一种改善FinFET晶背工艺的方法，在晶圆的晶背上形成第一氧化层；在第一氧化层上形成氮化硅垫层；在氮化硅垫层上形成第一非晶硅层；去除第一非晶硅层；在氮化硅垫层上形成第二非晶硅层；在第二非晶硅层上形成第一氮化硅层；在第一氮化硅层上形成第二氮化硅层；去除第一、第二氮化硅层，将第二非晶硅层暴露；在晶圆的正面和晶背同时沉积第二氧化层；利用第二非晶硅层作刻蚀阻挡层去除所述晶背的所述第二氧化层；在晶圆的正面和晶背同时沉积多晶硅；之后去除晶背的所述多晶硅和第二非晶硅层；将第二氮化硅层暴露。本发明专利技术通过对晶背沉积非晶硅和氮化硅，阻挡刻蚀晶背的氧化层，使得晶背更加平整，有利于后续多晶硅工艺中对晶背的保护。中对晶背的保护。中对晶背的保护。

【技术实现步骤摘要】
一种改善FinFET晶背工艺的方法


[0001]本专利技术涉及半导体
，特别是涉及一种改善FinFET晶背工艺的方法。

技术介绍

[0002]在7nm工艺中，采用的是自对准多重曝光(Self
‑
aligned Quad Patterning，SAQP)工艺，即采用两层非晶硅(Amorphous Si)和侧墙spacer进行图形转移(pattern transfer)，以完成更小FIN关键尺寸CD的设计；在SAQP工艺过程中涉及的膜层较多，相比传统的光刻和刻蚀工艺增加了更多的炉管工艺，导致晶圆背面膜层较多，后续的工艺会影响到晶背的平整度，严重的甚至会损伤到晶背，以至于影响光刻的平整度。

技术实现思路

[0003]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种改善FinFET晶背工艺的方法，用于解决现有技术中由于刻蚀晶圆正面氧化层对晶背的氧化层有一定刻蚀，从而造成后续多晶硅工艺中对基底产生损伤的问题。
[0004]为实现上述目的及其他相关目的，本专利技术提供一种改善FinFET晶背工艺的方法，至少包括：
[0005]步骤一、提供晶圆，在所述晶圆的晶背上形成第一氧化层；在所述第一氧化层上形成氮化硅垫层；
[0006]步骤二、在所述氮化硅垫层上形成第一非晶硅层；
[0007]步骤三、去除所述第一非晶硅层；
[0008]步骤四、在所述氮化硅垫层上形成第二非晶硅层；
[0009]步骤五、在所述第二非晶硅层上形成第一氮化硅层；
>[0010]步骤六、在所述第一氮化硅层上形成第二氮化硅层；
[0011]步骤七、去除所述第一、第二氮化硅层，将所述第二非晶硅层暴露；
[0012]步骤八、在所述晶圆的正面和晶背同时沉积第二氧化层；利用所述第二非晶硅层作刻蚀阻挡层去除所述晶背的所述第二氧化层；
[0013]步骤九、在所述晶圆的正面和晶背同时沉积多晶硅；之后去除所述晶背的所述多晶硅和所述第二非晶硅层；将所述第二氮化硅层暴露。
[0014]优选地，步骤一中的所述晶圆的晶背上形成有外延层，所述第一氧化层形成在所述外延层上。
[0015]优选地，步骤一中的所述第一氧化层为氧化硅。
[0016]优选地，步骤八中沉积的所述第二氧化层为氧化硅。
[0017]优选地，该方法用于7nm技术节点的工艺中。
[0018]优选地，步骤一种形成所述第一氧化层采用炉管工艺。
[0019]优选地，步骤二中形成所述第一非晶硅层采用炉管工艺。
[0020]优选地，步骤四中形成所述第二非晶硅层采用炉管工艺。
[0021]优选地，步骤五中形成所述第一氮化硅层和步骤六中形成所述第二氮化硅层分别采用炉管工艺。
[0022]如上所述，本专利技术的改善FinFET晶背工艺的方法，具有以下有益效果：本专利技术通过对晶背沉积非晶硅和氮化硅，阻挡刻蚀晶背的氧化层，使得晶背更加平整，有利于后续多晶硅工艺中对晶背的保护。
附图说明
[0023]图1显示为本专利技术中在晶背上形成第一氧化层、氮化硅垫层以及第一非晶硅层后的结构示意图；
[0024]图2显示为本专利技术中在氮化硅垫层上形成第二非晶硅层及第一、第二氮化硅层后的结构示意图；
[0025]图3显示为本专利技术中去除第一、第二氮化硅层后的结构示意图；
[0026]图4显示为本专利技术中去除晶背的多晶硅和第二非晶硅层后的结构示意图；
[0027]图5显示为本专利技术中改善FinFET晶背工艺的方法流程图。
具体实施方式
[0028]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0029]请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0030]本专利技术提供一种改善FinFET晶背工艺的方法，如图5所示，图5显示为本专利技术中改善FinFET晶背工艺的方法流程图，该方法至少包括以下步骤：
[0031]步骤一、提供晶圆，在所述晶圆的晶背上形成第一氧化层；在所述第一氧化层上形成氮化硅垫层；如图1所示，图1显示为本专利技术中在晶背上形成第一氧化层、氮化硅垫层以及第一非晶硅层后的结构示意图。该步骤一种在所述晶圆的晶背上形成所述第一氧化层02，之后在所述第一氧化层02上形成氮化硅垫层03。
[0032]本专利技术进一步地，本实施例的步骤一中的所述晶圆的晶背上形成有外延层01，所述第一氧化层02形成在所述外延层01上，即所述第一氧化层02形成在所述外延层01的表面。
[0033]本专利技术进一步地，本实施例的步骤一中的所述第一氧化层02为氧化硅。
[0034]本专利技术进一步地，本实施例的步骤一中形成所述第一氧化层02采用炉管工艺。
[0035]步骤二、在所述氮化硅垫层上形成第一非晶硅层；如图1所述，该步骤二中在所述氮化硅垫层03上形成第一非晶硅层04。
[0036]本专利技术进一步地，本实施例的步骤二中形成所述第一非晶硅层04采用炉管工艺。
[0037]步骤三、去除所述第一非晶硅层；
[0038]步骤四、在所述氮化硅垫层上形成第二非晶硅层；如图2所示，图2显示为本专利技术中在氮化硅垫层上形成第二非晶硅层及第一、第二氮化硅层后的结构示意图。该步骤四中在所述氮化硅垫层03上形成第二非晶硅层05。
[0039]本专利技术进一步地，本实施例的步骤四中形成所述第二非晶硅层05采用炉管工艺。
[0040]步骤五、在所述第二非晶硅层上形成第一氮化硅层；如图2所示，该步骤五中在所述第二非晶硅层上形成所述第一氮化硅层06。
[0041]本专利技术进一步地，本实施例的步骤五中形成所述第一氮化硅层和步骤六中形成所述第二氮化硅层分别采用炉管工艺。
[0042]步骤六、在所述第一氮化硅层上形成第二氮化硅层；如图2所示，该步骤六中在所述第一氮化硅层06上形成所述第二氮化硅层07。
[0043]步骤七、去除所述第一、第二氮化硅层，将所述第二非晶硅层暴露；如图3所示，图3显示为本专利技术中去除第一、第二氮化硅层后的结构示意图。该步骤七中去除所述第一、第二氮化硅层，将所述第二非晶硅层05暴露。
[0044]步骤八、在所述晶圆的正面和晶背同时沉积第二氧化层；利用所述第二非晶硅层作刻蚀阻挡层去除所述晶背的所述第二氧化层；该步骤八中先在所述晶圆的正面和晶背同时沉积所述第二氧化层，本专利技术进一步地，本实施例的步骤八中沉积的所述第二氧化层为氧化硅。之后利用所述第二非晶硅层05为刻蚀阻挡层，刻蚀去除所述晶背的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善FinFET晶背工艺的方法，其特征在于，至少包括：步骤一、提供晶圆，在所述晶圆的晶背上形成第一氧化层；在所述第一氧化层上形成氮化硅垫层；步骤二、在所述氮化硅垫层上形成第一非晶硅层；步骤三、去除所述第一非晶硅层；步骤四、在所述氮化硅垫层上形成第二非晶硅层；步骤五、在所述第二非晶硅层上形成第一氮化硅层；步骤六、在所述第一氮化硅层上形成第二氮化硅层；步骤七、去除所述第一、第二氮化硅层，将所述第二非晶硅层暴露；步骤八、在所述晶圆的正面和晶背同时沉积第二氧化层；利用所述第二非晶硅层作刻蚀阻挡层去除所述晶背的所述第二氧化层；步骤九、在所述晶圆的正面和晶背同时沉积多晶硅；之后去除所述晶背的所述多晶硅和所述第二非晶硅层；将所述第二氮化硅层暴露。2.根据权利要求1所述的改善FinFET晶背工艺的方法，其特征在于：步骤一中的所述晶圆的晶背上形成有外延层，所述第一氧化层形成在所述外延层上。3...

【专利技术属性】
技术研发人员：李红，郭扬扬，赵保军，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：