超级结器件的制造方法技术

技术编号:32214521 阅读:6 留言:0更新日期:2022-02-09 17:20
本发明专利技术公开了一种超级结器件的制造方法,包括步骤:步骤一、形成栅极结构,栅极结构为沟槽栅,沟槽栅的形成工艺中采用多晶硅栅填充栅极沟槽后进行进行第一次平坦化使形成有沟槽栅的第一外延层的表面为平坦表面,在栅极结构的引出位置处的栅极沟槽的宽度满足形成接触孔的要求;步骤二、在栅极沟槽外的栅氧化层保留的条件下在沟槽栅顶部形成盖帽层;步骤三、在形成有帽栅的表面平坦的第一外延层中形成超级结并进行第二次平坦化。本发明专利技术能在实现全平工艺的基础上还能同时防止多晶硅栅的掺杂杂质的外扩以及防止栅氧化层产生损伤。杂质的外扩以及防止栅氧化层产生损伤。杂质的外扩以及防止栅氧化层产生损伤。

【技术实现步骤摘要】
超级结器件的制造方法


[0001]本专利技术涉及一种半导体集成电路制造方法,特别是涉及一种超级结器件的制造方法。

技术介绍

[0002]超级结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和N型薄层也称N型柱组成,采用了超级结的器件为超级结器件如超级结MOSFET。利用P型薄层和N型薄层电荷平衡的体内降低表面电场(Resurf)技术能提升器件的反向击穿电压的同时又保持较小的导通电阻。
[0003]超级结的PN间隔的Pillar结构是超级结的最大特点。现有制作PN间隔的pillar结构主要有两种方法,一种是通过多次外延以及离子注入的方法获得,另一种是通过深沟槽刻蚀以及外延(EPI)填充的方式来制作。后一种方法是通过沟槽工艺制作超级结器件,需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽,然后利用外延填充(EPI Filling)的方式在刻出的沟槽上填充P型掺杂的硅外延。
[0004]随着超级结的步进(Pitch)的不断缩小,P型柱和N型柱的P型和N型掺杂在热过程中互相扩散形成的反向掺杂(counter dope)造成的问题越来越严重,严重地影响了器件性能。
[0005]如图1所示,是现有超级结的互扩散的结构示意图;超级结主要包括:
[0006]形成于N型半导体衬底如硅衬底101表面上的N型外延层102,在N型外延层102中形成有超级结沟槽103,本申请中将超级结对应的沟槽称为超级结沟槽,在超级结沟槽103中填充有P型外延层并由填充在超级结沟槽103中的P型外延层组成P型柱104,由P型柱104之间的N型外延层102组成N型柱,由P型柱104和N型柱交替排列形成超级结。通常,超级结的P型柱104和N型柱的杂质在热过程中会互相扩散,例如,P型柱104中的P型杂质会扩散到N型柱中,图1中标记105对应的区域为P型柱104中的P型杂质扩散到N型柱中的区域。P型杂质扩散到N型柱中之后会使N型柱的N型掺杂浓度即N型净掺杂浓度减小或者N型柱的宽度会变小,在N型超级结器件中,N型柱在导通过程中通常是作为漂移区的组成部分,N型柱的掺杂浓度降低以及宽度变窄之后,器件的导通电阻会降低。
[0007]随着超级结的步进减小,超级结中由于热过程产生的P型和N型杂质互相扩散所影响的宽度范围如图1中的区域105的宽度占步进总宽度的比值增加,步进的总宽度为超级结沟槽103的宽度和间距的和,故会严重影响器件的性能。
[0008]如图2所示,是现有超级结器件的制造方法的流程图;图2中采用光刻工艺步骤来说明超级结器件的制造方法流程,每一层光刻工艺中会采用到一层光罩(Mask)并进行光刻。现有超级结器件的制造方法包括步骤:
[0009]第一层光刻工艺,形成第零层对准标记。第零层对准标记形成划线道上,后续的形成体区对应的第二层光刻工艺中需要采用第零层对准标记进行对准。第零层对准标记通过第零层光罩(ZM)定义,本专利技术也采用Mask1表示第零层光罩。
[0010]第二层光刻工艺,体区注入和推进。体区注入的取样需要采用Mask2定义。
[0011]第三层光刻工艺,超级结沟槽刻蚀和填充。超级结构沟槽的形成区域需要采用Mask3定义。
[0012]第四层光刻工艺,场氧的沉积和刻蚀。场氧的刻蚀区域需要采用Mask4定义。场氧通常形成在终端区的表面上,终端区环绕在器件单元区即电流流动区也即有源区的周侧。故在形成器件单元区的结构之前需要将器件单元区的场氧去除。
[0013]第五层光刻工艺,栅极沟槽的刻蚀和形成栅氧化层和多晶硅栅。本专利技术中将沟槽栅对应的沟槽称为栅极沟槽,栅极沟槽需要采用Mask5定义。
[0014]第六层光刻工艺,多晶硅光刻和刻蚀,体区注入和推进。这里采用Mask6进行多晶硅的刻蚀区域的定义,多晶硅光刻和刻蚀之后,能形成沟槽栅的多晶硅栅的引出结构。多晶硅栅的引出结构通常位于终端区中,故引出结构的多晶硅需要爬过场氧和有源区之间的坡度。
[0015]这里的体区注入不需要再进行光刻定义。
[0016]第七层光刻工艺,源区的注入和推进。源区的注入区域采用Mask7定义。
[0017]第八层光刻工艺,层间膜沉积和接触孔(CT)刻蚀,体区引出区注入和推进。接触孔的刻蚀区域采用Mask8定义。
[0018]第九层光刻工艺,正面金属层的沉积和刻蚀。正面金属层的刻蚀区域采用Mask9定义。
[0019]第十层光刻工艺,接触衬垫(Contact PAD,CP)的沉积和刻蚀;接触衬垫的刻蚀区域采用Mask10定义。
[0020]由上可知,现有方法中,需要采用10次光刻工艺,在超级结形成之后,后续还包括很多热过程,故现有方法形成的超级结容易受到热过程的影响并会产生较大的互相扩散,从而会降低器件的性能。
[0021]在申请号为2020104754925的专利申请中,申请人提出一种全平(All flat)坦化工艺,以达到能降低超级结形成之后的热过程并从而能降低超级结的杂质互相扩散并从而提高器件性能的目的,同时还能减少光刻工艺层次。在这种方法中,多晶硅栅先于超级结结构形成,这会使得在第一次平坦化后,多晶硅栅的表面会直接暴露出来,而多晶硅栅通常为重掺杂结构如N型重掺杂结构,这时多晶硅栅的掺杂杂质如磷或砷在高温下容易产生外扩(Out Doping),特别是在硅的氧化成膜过程中,由于P和As在氧化层中的固溶度远小于硅中,热氧化工艺对于P和As具有排斥作用,导致在热氧化过程中多晶硅栅中Out Doping出来的N型掺杂元素被积累并在Si表面扩散;另外,多晶硅栅两侧的栅介质层的顶部表面也会暴露出来,使得栅介质层容易受到损伤。
[0022]一种改进的方法是在多晶硅栅形成后预先对多晶硅栅进行刻蚀形成凹槽,之后在形成定义超级结沟槽的第二硬质掩膜层中,采用第二硬质掩膜层的ONO结构中的底部氧化层来填充凹槽并作为多晶硅栅顶部的盖帽层,这种方法中底部氧化层通常采用热氧化工艺形成,底部氧化层的形成工艺中的热过程本身会使得多晶硅栅的杂质产生外扩,这时并不能防止多晶硅栅外扩的杂质积累在硅表面,所以无法形成很好的保护作用。

技术实现思路

[0023]本专利技术所要解决的技术问题是提供一种超级结器件的制造方法,能降低超级结形成之后的热过程,从而降低超级结的杂质互相扩散并从而提高器件性能,还能同时防止多晶硅栅的掺杂杂质的外扩以及防止栅氧化层产生损伤。
[0024]为解决上述技术问题,本专利技术提供的超级结器件的制造方法采用全平工艺实现,使栅极结构的形成工艺位于超级结的形成工艺之前,包括如下步骤:
[0025]步骤一、形成所述栅极结构,所述栅极结构为沟槽栅,所述沟槽栅的形成工艺包括:
[0026]提供具有第一导电类型的第一外延层,进行光刻工艺定义出栅极沟槽的形成区域。
[0027]对所述第一外延层进行刻蚀形成所述栅极沟槽,在所述栅极结构的引出位置处的所述栅极沟槽的宽度满足形成接触孔的要求。
[0028]采用热氧化工本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种超级结器件的制造方法,其特征在于,采用全平工艺实现,使栅极结构的形成工艺位于超级结的形成工艺之前,包括如下步骤:步骤一、形成所述栅极结构,所述栅极结构为沟槽栅,所述沟槽栅的形成工艺包括:提供具有第一导电类型的第一外延层,进行光刻工艺定义出栅极沟槽的形成区域;对所述第一外延层进行刻蚀形成所述栅极沟槽,在所述栅极结构的引出位置处的所述栅极沟槽的宽度满足形成接触孔的要求;采用热氧化工艺形成栅氧化层,所述栅氧化层会同时形成在所述栅极沟槽的侧面和底部表面以及所述栅极沟槽外的所述第一外延层的表面;进行多晶硅沉积形成多晶硅栅,所述多晶硅栅会完全填充所述栅极沟槽并延伸到所述栅极沟槽外;所述多晶硅栅具有重掺杂结构;进行第一次平坦化将所述栅极沟槽外的所述多晶硅栅去除以及将所述栅极沟槽内的所述多晶硅栅表面和所述第一外延层的表面相平,由形成于所述栅极沟槽中的所述栅氧化层和所述多晶硅栅组成所述沟槽栅;步骤二、在所述沟槽栅顶部形成盖帽层,包括:对所述多晶硅栅进行刻蚀形成凹槽;在所述凹槽中填充介质层形成所述盖帽层,所述盖帽层的介质层的形成工艺具有热过程;在所述盖帽层的介质层的形成工艺的热过程中,所述多晶硅栅的杂质会产生外扩,所述栅极沟槽外的所述栅氧化层用于防止所述多晶硅栅的外扩杂质积累在所述第一外延层的表面;进行停止在所述第一外延层表面的第一次化学机械研磨工艺将所述栅极沟槽外的所述栅氧化层去除以及将所述盖帽层的顶部表面和所述第一外延层的顶部表面相平;由所述沟槽栅和所述盖帽层叠加形成帽栅;步骤三、进行所述超级结的形成工艺,包括:在形成有所述帽栅的所述第一外延层的平坦表面进行光刻工艺定义出超级结沟槽的形成区域;对所述第一外延层进行刻蚀形成超级结沟槽;在所述超级结沟槽中填充第二导电类型的第二外延层,由填充于所述超级结沟槽中的第二外延层组成第二导电类型柱,由所述第二导电类型柱之间的所述第一外延层组成第一导电类型柱,所述第一导电类型柱和所述第二导电类型柱交替排列形成所述超级结;进行第二次平坦化使形成有所述超级结的所述第一外延层的表面为平坦表面。2.如权利要求1所述的超级结器件的制造方法,其特征在于:步骤一中,进行定义所述栅极沟槽的光刻工艺之前还包括在所述第一外延层表面形成第一硬质掩膜层的步骤,之后,先刻蚀所述第一硬质掩膜层再刻蚀所述第一外延层形成所述栅极沟槽;之后去除所述第一硬质掩膜层。3.如权利要求1所述的超级结器件的制造方法,其特征在于:步骤一中,在所述栅极沟槽刻蚀完成之后以及所述栅氧化层形成之前还包括对所述栅极沟槽进行圆化的步骤,所述圆化包括:采用热氧化工艺形成第一牺牲氧化层;去除所述第一牺牲氧化层。
4.如权利要求1所述的超级结器件的制造方法,其特征在于:步骤二中,所述凹槽的深度为5.如权利要求4所述的超级结器件的制造方法,其特征在于:所述盖帽层的介质层为氧化层。6.如权利要求5所述的超级结器件的制造方法,其特征在于:所述盖帽层的介质层的形成工艺包括:进行热氧化工艺使所述多晶硅栅的顶部表面被氧化形成第一氧化层;进行沉积工艺形成第二氧化层,所述第二氧化层会将所述凹槽完全填充并延伸到所述凹槽外的所述栅氧化层的表面;所述第一次化学机械研磨工艺同时将所述凹槽外的所述第二氧化层和所述栅氧化层去除,由保留在所述凹槽中的所述第一氧化层和所述第二氧化层叠加形成所述盖帽层。7.如权利要求1所述的超级结器件的制造方法,其特征在于:所述栅极沟槽外的所述栅氧化层的厚度为8.如权利...

【专利技术属性】
技术研发人员:李昊
申请(专利权)人:上海华虹宏力半导体制造有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1