半导体功率器件制造技术

含有一个ｐ↑［＋］区与ｎ↑［＋］区之间的耐压区的半导体功率器件，其特性是用包括有二种导电类型的材料相间排列组成的复合缓冲层（ＣＢ层）的耐压区代替了以往的一种导电类型的耐压区。本发明专利技术还提供了复合缓冲层不同图形的设计规范。采用本发明专利技术可以得到性能优良的各类新结构的半导体功率器件。器件单位面积的导通电阻与击穿电压的关系为ＲｏｎｏｃＶ↓［Ｂ］↑［１３］。所以采用本发明专利技术在改善导通电阻Ｒｏｎ（或正向正降）与器件耐压的矛盾方面有了重要突破。（*该技术在2011年保护过期，可自由使用*）

【技术实现步骤摘要】
该专利技术属于半导体功率器件
众所周之，现有半导体功率器件的耐压是靠一层较轻掺杂的单一导电类型的半导体材料(可以是外延或其它技术制成)，这里称它为耐压区。对于高压功率器件，导通电阻(或正向压降)主要是由这耐压区决定。耐压区的耐压能力与它的掺杂浓度及厚度有关，浓度愈低，厚度愈大，则耐压愈高，但是导通电阻(或正向压降)则愈大。耐压高与导通电阻(或正向压降)小是功率器件的主要矛盾。例如，功率MOSFET中目前技术最先进的是RMOS(或称UMOS)，其结构示意图见图1，它的耐压区是一层n-外延层，其单位面积导通电阻Ron∝V2.5B，VB为器件所需的耐压，也就是n-外延层所需的最小耐压能力。功率MOSFET的耐压与导通电阻的关系见参考资料(1)C.F.Wheatley，G.M.Dolny，Solid-State Technology，Nov.1985，PP.121-128;(2)C.Hu，IEEE Trans.Electron Devices，Vol.ED-26，No.3，PP.243-246(1979);(3)D.Ueda，H.Takagi，G.Hano，IEEE Trans.Ele本文档来自技高网...

【技术保护点】
半导体功率器件，它包括有一个Ｐ↑［＋］区与ｎ↑［＋］区之间的耐压区，其特征在于：所述的耐压区中，在Ｐ↑［＋］区相接的平面与ｎ↑［＋］区界面之间有由Ｐ区与ｎ区交替组合而成的复合缓冲层，复合缓冲层中每个Ｐ区与每个ｎ区均有与上述两个面相交的交接面，除这两个交接面外，复合缓冲层中的每个Ｐ区被相邻的ｎ区包围，每个ｎ区被相邻的Ｐ区包围。

【技术特征摘要】
1.半导体功率器件，它包括有一个P+区与n+区之间的耐压区，其特征在于所述的耐压区中，在P+区相接的平面与n+区界面之间有由P区与n区交替组合而成的复合缓冲层，复合缓冲层中每个P区与每个n区均有与上述两个面相交的交接面，除这两个交接面外，复合缓冲层中的每个P区被相邻的n区包围，每个n区被相邻的P区包围。2.根据权利要求1所述的半导体功率器件，其特征在于所述的耐压区的复合缓冲层中，n区有效施主总电荷与p区有效受主总电荷相对差别不超过50%。3.根据权利要求2所述的半导体功率器件，其特征在于所述耐压区的复合缓冲层中每个n区和每个p区的杂质分佈是均匀的。4.根据权利要求2所述的半导体功率器件，其特征在于所述耐压区的复合缓冲层中每个n区和每个p区的杂质分佈是不均匀的，其中，n区靠近n+区处的施主浓度大于靠近p+区的施主浓度，p区靠近p+区的受主浓度大于靠近n+区的受主浓度。5.根据权利要求3所述的半导体功率器件，其特征在于当耐压要求为VB〔伏〕、元胞图形为条状图形、复合缓冲层中n区与p区有同样宽度b(以微米计)时，则复合缓冲层厚度为0.024V1.2B，〔微米〕，n区的有效施主浓度与p区的有效受主浓度均为7.2×1016V-0.2B/b。6.根据权利要求3所述的半导体功率器件，其特征在于当耐压要求为VB〔伏〕、元胞图形为方形镶嵌式结构，复合缓冲层中p区与n区有同样宽度b(以微米计)时，则复合缓冲层的厚度为0.024V1.2B[微米]，复合缓冲层每一区的有效杂质浓度为9.1×1016·V-0.2B/b[厘米-3]。7.根据权利要求3所述的半导体功率器件，其特征在于当耐压要求为VB〔伏〕，元胞图形为三角形、六角形、圆形时，则复合缓冲层的厚度为0.024V1.2B，复合缓冲层中p区与n区面积相等，每一区的有效杂质浓度为8.7×1016·V-0.2B/b[厘米-3]，其中b为每个区面积的平方根。8.根据权利要求4所述的半导体功率器件，其特征在于当...

【专利技术属性】
技术研发人员：陈星弼，
申请(专利权)人：三维半导体股份有限公司，
类型：发明
国别省市：US[美国]