【技术实现步骤摘要】
本专利技术涉及装载于各种电子仪器上的存储器、光电变换器件、信号处理器件等半导体集成电路器件，特别涉及绝缘栅型晶体管。近年来，人们希望把微细加工的功能元件付诸实用，如开发其栅长为亚微米量级的MOS晶体管，向高集成度方向努力。图1至图3是表示现有技术的MOS晶体管构造的示意剖面图。图1是在具有栅极201、氧化膜202、源极203以及漏极204的单漏结构的N-MOS晶体管的最简单结构，其制造工艺也是简单的。但是，由于微细加工的进步，若栅长在约1.2μm以下，就会因热载流子导致MOS晶体管的工作性能变坏。图2是设置了低浓度区域205和206的结构，称为LDD(轻掺杂漏)结构。所述低浓度区是为了防止上述缺点而缓和源、漏间的电场用的。作为更微细化最新发展的DRAM用的LSL，提出了图3所示的薄型晶体管单元(TTC)。它在半导体基片211上设置一个槽，同时形成晶体管和电容。即，在槽内置有栅氧化膜213，在栅氧化膜213的侧面设有沟道214。在栅212的下部槽内填积多晶硅215，成为记忆用的电容电极，将其表面氧化，构成电容用的介电膜216。在多晶硅215的上部形成埋入的源极...
【技术保护点】
一种含有半导体形成的源区、漏区、栅绝缘膜以及栅电极区的绝缘型晶体管的半导体器件，其特征在于，所说源区和漏区、所说栅绝缘膜及栅电极区沿半导体基片的主表面方向并列设置，至少其中的一部分隐埋在所说的基片内。
【技术特征摘要】
JP 1990-6-4 2-1445441.一种含有半导体形成的源区、漏区、栅绝缘膜以及栅电极区的绝缘型晶体管的半导体器件，其特征在于，所说源区和漏区、所说栅绝缘膜及栅电极区沿半导体基片的主表面方向并列设置，至少其中的一部分隐埋在所说的基片内。2.一种如权利要求1所述的半导体器...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。