半导体器件及其所用的引线架制造技术

本发明专利技术公开了一种引线在芯片上的结构的半导体器件，它有一块在其上设有多个焊接点的半导体芯片和在半导体芯片上配置的多条引线，每条引线包含外引线与内引线，并有形成在内引线尖端用焊线与一个焊接点相连的压合部位；其中有至少一条内引线和至少一条内引线的压合部位被配置成围绕着除至少一条内引线和至少一条内引线的压合部位之外的一条内引线及其相关的一个压合部位。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体器件以及用于半导体器件具有LOC(引线在芯片上面)结构随半导体芯片封入封装的引线架。对超大规模集成电路(VLSI)的市场需求日益转向提高速度和容量以及朝着多样化的方向。例如，即使就用于一般目的的16MDRAM(16兆位动态随机存取存贮器)产品的输入/输出结构而论，市场需×4的产品(×4位输入/输出RAM产品)、×8的产品(×8位输入/输出RAM产品)、×16的品(×16位输入/输出RAM产品)等等。这些产品的半导体芯片是按各自的封装状态配在引线腿的数目和引线腿的排列互不相同的封装之中的。具体地说，构成这些产品所用装配半导体芯片的封装状态是按照，×4的产品封装在26条腿的封装内，×8的产品封装在28条腿的封装内，或是×16的产品封装在50条腿的封装内。还有产品中半导体芯片自身的面积则按照×4的产品、×8的产品、及×16的产品的顺序增大。另一方面，利用半导体器的微小型化减少笔记本电脑、便携式话机等的尺寸是主流趋向。因而，为了提高半导体器件的包装密度就要求半导体器件自身的封装微小型化。适应这种需求的一种半导体器件结构是在标准宽度和厚度的封装中封入半导体芯片的LOC半导体结构。为了在这样的情况下以有限的开发费用、工艺数目和工作期限开发适应这些市场需求的产品，VLSI的开发人员进行了能将同一类型的半导体芯片封装在引线腿的数目和引线腿排列不相同的各种封装之中的设计。例如，为了将同类的半导体芯片封入不同类型的封装中，在此以前如图6和7中所示，在半导体芯片Pa上设置了专用于各类封装的焊接点6a、7a；6b、7b；6、7c；6d、7d。换句话说，如在图6中所示的32条腿DIP(双列直插式封装)中，32条腿DIP的焊接点6a、6b、6c、6d是为实现32条腿的DIP半导体器件供在半导体芯片Pa上选择焊接寻址腿A0、A1、A11和A10而专设的。同样，如在图7中所示的50条腿的DIP中，50条腿DIP的焊接点7a、7b、7c、7d是为实现50条腿的DIP半导体器供在半导体芯片Pa上选择焊接寻址腿A0、A1、A10和A11而专设的。类似的情况，如图8中所示在日本专利公报昭60-98652号所公开的技术中，为实现DIP的半导体器件，DIP专设了为在半导体芯片Pb选择焊接Vcc(电源)腿和GND(接地)腿而专设了焊接点8a和8b，同时，使用了与图8中所示的同一类半导体芯片Pb，为了实现ZIP(之字形直插式封装)的半导体器件，如图9中所示，ZIP专设了为在半导体芯片Pb上选择焊接Vcc腿和GND腿的焊接点9a和9b。然而，这样的半导体器件有如下的两个问题。第一个问题就是半导体芯片由于要为各类封装设置专用的焊接点6a-6d、7a-7d、8a、8b、9a、9b而增加了面积。实际上，当用如图中所示的前述DIP装配DRAM之类的半导体器件时，只要人们考虑到半导体芯片的面积，由于只需使用DIP专用的焊点8a和8b，不用的焊点9a和9b就完全成为多占的面积。与此相同，当用如图9中所示的前述ZIP装配半导体器件时，只要人们考虑到半导体芯片的面积，可以用ZIP专用的焊点9a和9b，而焊点8a和8b就完全成为多占的面积。同样，当用图6中所示的前述32条腿的DIP装配DRAM之类的半导体器件时，只需用32条腿DIP专用的焊点6a-6d；因而，只要人们考虑到半导体芯片的面积，不用的50条腿 的DIP专用焊点7a-7d就完全成为多占的面积。与其类似，当用如图7中所示的前述的50条腿DIP装配半导体器件时，可用50条腿DIP的专用焊点7a-7b；因而，只要人们考虑到半体芯片的面积，32条腿DIP的专用焊点6a-6d就完全成为多占的面积。第二个问题就是通过一条外引线与一输入/输出焊接点连接的信号导体的端点电容是随为各类封装设置的专用焊点6a-6d、7a-7d、8a、8b、9a、9b成正比地增加，从而就导致半导体器件的电学特性下降。事实上，图8和图9中示出了为使同类半导体芯片Pb不论是在DIP还是在ZIP封装中都能装配的半导体器件结构。对于用DIP装配的情形，半导体芯片Pb的信号导体是用铝线等与输入/输出端的DIP专用焊点8a电连接的，对于ZIP的专用焊点9a，与DIP的专用焊点8a的情况相同。因此，对于作为输入/输出端的DIP专用焊接点8a的半导体芯片Pb的信号导体就有了一个ZIP专用焊点9a的冗余电容。这样一个ZIP专用焊点9a的冗余电容在以往一般用途的16兆位RAM工艺中高达400fF(毫微微法)。这-400fF的冗余电容使如象一同步DRAM之类的高速半导体器件全部输入信号导体的端点电容提高多达15％。这造成半导体芯片Pb的信号导体电学特性下降，影响着经外引线连接的自DIP专用焊接点8a的输入和输出。考虑到半导体芯片Pb的信号导体，影响着经外引线连接的自DIP专用焊点8b的输入的输出，作为输入/输出端的DIP专用焊点的信号导体是用铝线等作连接的，它同样适用于ZIP的专用焊点9b。因此，作为输入/输出端的DIP专用焊点8b的半导体芯片Pb的信号导体具有一个ZIP的专用焊点9b的冗余电容。从而，这就带来了以上所讨论的与DIP专用焊接点8b连接的信号导体的端点电容增加，导致这一信号的电学特性下降。此外，用图9中所示的ZIP装配半导体器件与用图6中所示的32条腿的DIP或图7中所示的50条腿的DIP装配半导体器件的情形具有相同的问题。在一段时间里，为避免与特定封装的专用焊点连接的信号导体端点电容的增加影响到经外引线的输入和输出，从而避免电学特性下降，考虑到采用以下测量方法。这种方法是通过为各类封装制备由封装专用的铝工艺交叉线并用铝线转换多余的焊接点以分隔开不为封装所需的多余焊接点。然而，在此情况下，与各类封装对应的专用铝工艺交叉线必需为每一类封装制备。问题是大量的工艺步骤和包括在产品开发费用中的整个耗费，这些如为制备对应于每一类封装的专用铝工艺交叉线有关的设计费用以及为制备对应于每一类封装的专用铝工艺交叉线所用铝扩散新工艺的扩散工艺费用。按照以上考虑，本专利技术的目的是要提供一种半导体器件和引线架，它使半导体器件的结构能够避免增加信号导体与焊点连接的端点电容影响经外引线的输入和输出从而避免电学特性下降，特别是借助于适宜的结构，无需增加半导体芯片的面积将同一类半导体芯片封入引线腿数和引线腿排列不相同的不同类型封装中以获得一组半导体器件。为了解决上述问题，按照本专利技术的第一种方式，提供了一种引线在芯片上的结构的半导体器件，它包括一个在其上设有多个焊接点的半导体芯片；以及多个配置在半导体芯片上的引线，每一引线包含一外引线和一在其尖端形成一压合部位并与焊接点之一焊线连接的内引线；其中至少有一条内引线和至少一条内引线的压合部位是被配置成围绕着除至少一条内引线和至少一条内引线的压合部位之外的一条内引线及一相关联的压合部位。在上述第一种方式的半导体器件中，前述弯曲结构造成形成在至少一条前述内引线尖端的前述压合部位和形成在至少一条前述其它内引线尖端的压合部位的顺序不同于与至少一条其它内引线相连的前述外引线和与至少一条内引线相连的外引线的顺序。由于在结构中前述半导体芯片的前述焊接点正好有一个与引线的一条外引线连接，从而使同一类半导体芯片能够本文档来自技高网...

【技术保护点】
一种属于引线在芯片上的结构的半导体器件，它包括：在其上设有多个焊接点的一块半导体芯片；以及配置在所述半导体芯片上的多条引线，每条所述引线包含一外引线和一内引线，所述内引线有一形成在其尖端并用焊线与一个所述的焊接点相连的压合部位； 其特征在于，其中至少有一条所述的内引线和所述至少一条内引线的压合部位被配置成围绕着除所述至少一条内引线和所述至少一条内引线的压合部位之外的一条内引线和所关联的一个压合部位。

【技术特征摘要】
JP 1996-11-25 313305/19961.一种属于引线在芯片上的结构的半导体器件，它包括在其上设有多个焊接点的一块半导体芯片；以及配置在所述半导体芯片上的多条引线，每条所述引线包含一外引线和一内引线，所述内引线有一形成在其尖端并用焊线与一个所述的焊接点相连的压合部位；其特征在于，其中至少有一条所述的内引线和所述至少一条内引线的压合部位被配置成围绕着除所述至少一条内引线和所述至少一条内引线的压合部位之外的一条内引线和所关联的一个压合部位。2.按照权利要求1所述的半导体器件，其特征在于，所述至少一条内引线的压合部位与所述至少一条其它内引线的压合部位所配置的顺序不同于从所述至少一条内引线伸出的外引线与从所述至少一条其它内引线伸出的外引线所配置的顺序。3.按照权利要求1所述的半导体器件，其特征在于，它限定一种将所述半导体芯片用树脂密封在其中的模塑封装类型。4.按照权利要求1所述的半导体器件，其特征在于，它限定其中的若干所述外引线排成两行的双列直插式的封装类型。5.按照权利要求1所述的半导体器件，其特征在于，它限定为随机存取存贮器(RAM)。6.按照权利要求1所述的半导体器件，其特征在于，所述半导体芯片与具有不同的引线腿数目或引线腿排列的另一类半导体器件中所用的另一种半导体芯片具有相同的外形和尺寸。7.按照权利要求1所述的半导体器件，其特征在于，它包括至少两组包含所述至少一条内引线和所述至少另一条内引线的引线组。8.按照权利要求7所述的半导体器件，其特征在于，所述的至少两...

【专利技术属性】
技术研发人员：奥秋胜己，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]