半导体存储器制造技术

本发明专利技术揭示一种半导体存储器，包括将二极管（１）、（２）与单元板极线（３０）、（４０）上。因此，在进行再写入动作的场合，即使例如寄生电阻（３）存在于单元板极线（３９），也能防止在成为数据丢失原因的单元板极线（３９）暂时地转移到过渡的负电压（例如－１Ｖ以下）的过渡现象的发生。这种非易失性的半导体存储器在进行再写入动作的场合不会丢失存储器单元的逻辑电压“Ｌ”的数据、能进行稳定的动作。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及使用强电介质电容器的半导体存储器。
技术介绍
在半导体存储器中，主要采用在半导体器件内形成的存储器单元电容器中积蓄电荷、并根据其电荷的有无存储数据的方式(一般将动态方式存储器称为DRAM)。这种存储器单元电容器，以往使用硅氧化膜作为电容绝缘膜。最近，设计出使用强电介质材料作为存储器单元电容器的电容绝缘膜，实现存储数据的非易失性的半导体存储器。下面，对使用强电介质膜作为存储器单元电容器的电容绝缘膜的半导体存储器进行说明。图9表示以往的半导体存储器的电路结构图。在图9中，30a～30d是存储器单元，31a～31d是存储器单元晶体管。32、34是字线，33a～33d是存储器单元电容器。35～38是位线，39、40是单元板极线。41、42是读出放大器，43～46是位线预充电用晶体管，BLP是位线预充电控制信号，SAE是读出放大器控制信号。如图9所示，以往的半导体存储器的电路结构是将位线(BL0)35，位线(/BL0)36与读出放大器41相连。将2个存储器单元30a，30b与这些位线35，36上。在存储器单元30a上设置2个存储器单元电容器33a和2个MOS晶体管。这2个存储器单元电容器33a分别包括2个电极。而且，在一个存储器单元电容器33a(在图中配置在左侧)的2个电极内，通过MOS晶体管31a(在图中配置在左侧)、将一个电极与位线35上，将另一个电极与单元板极线39上。在另一方的存储器单元电容器33a(在图中配置在右侧)的2个电极内，通过MOS晶体管31a(在图中配置在右侧)、将一方的电极与位线36上，将另一方的电极与单元板极线39上。此外，将2个MOS晶体管31a的各个栅极分别与字线32(字线0)上。关于存储器单元30b～30d，也有与存储器单元30a相同的结构。通过用位线预充电控制信号BLP控制的MOS晶体管43、44，将位线35、36接地(VSS)。此外，在图9所示的以往的半导体存储器中，用2个存储器单元电容器33a和2个MOS晶体管31a构成1个存储器单元30a。在数据写入时，2个存储器单元电容器33a中的一个用正逻辑电压写入，另一个用负逻辑电压写入，在数据读出时，用读出放大器41放大分别从2个存储器单元电容器33a读出的电位差并读出数据。接着，参照附图说明图10和图11对使用强电介质材料作为电容绝缘膜的强电介质存储器的动作进行说明。图10表示用于说明以往的半导体存储器的存储器单元数据的读出而给出的强电介质的滞后曲线。如图10所示，使用强电介质材料作为电容绝缘膜的电容器，即使在电压为0时也如点B和点E所示、残存有剩余电场。这样，即使在断开电源后也能利用强电介质电容器中残存的剩余电场作为非易失性的数据，实现非易失性的半导体存储器。也就是说，在存储器单元30a的数据是“1”的场合，在2个存储器单元电容器33a中，一方的存储器单元电容器33a(称为第1存储器单元电容器)为点B的状态，另一方的存储器单元电容器33a(称为第2存储器单元电容器)为点E的状态。而在存储器单元30a的数据是“0”的场合，与上述情况相反，第1存储器单元电容器为点E的状态，第2存储器单元电容器为点B的状态。图11表示以往的半导体存储器的动作时序图。在初始状态，位线35、36，字线32、34，单元板极线39和读出放大器控制信号SAE全部为逻辑电压“L”，位线预充电控制信号BLP为逻辑电压“H”。从这种状态开始，首先使位线预充电控制信号BLP成为逻辑电压“L”，位线35、36成为浮置状态。接着，使字线32、单元板极线39成为逻辑电压“H”，分别导通2个MOS晶体管31a。这时，在2个存储器单元电容器33a上分别施加电场，并在位线35、36上从存储器单元30a读出数据。下面，参照图10对在位线35、36上读出的电位差进行说明。图10所示的直线L1、L2具有由位线35、36的寄生电容值决定的斜率。电容值一变小，斜率的绝对值就变小。也就是说，当读出的数据是“1”时，在位线35上从一方的存储器单元电容器33a(第1存储器单元电容器)读出数据，并从点B的状态成为点O21的状态。点O21是在存储器单元电容器33a上施加电压时从点B向点D的滞后曲线与通过点M21的直线L1的交点，该点M21是从点B沿横轴移动使字线32和单元板极线39的逻辑电压为“H”时生成的电压大小而得到的。相同地，在位线36上从另一个存储器单元电容器33a(第2存储器单元电容器)读出数据，并从点E的状态成为点P21的状态。点P21是在存储器单元电容器33a上施加电压时从点E向点D的滞后曲线与通过点N21的直线L2的交点，该点N21是从点E沿横坐轴移动使字线32和单元板极线39的逻辑电压为“H”时生成的电压大小而得到的。这里，在位线35和位线36上读出的电位差为点O21和点P21的电压的差Vr21。被读出的数据是“0”时也相同，仅位线35和位线36的状态相反、并且被读出的电位差是Vr21。此外，在图11中也给出了这种位线35和位线36的状态为相反的样子。接着，读出放大器控制信号SAE为逻辑电压“H”，用读出放大器41放大在位线35和位线36上读出的数据，并读出数据。当用这种读出放大器41进行放大时，位线35的状态从点O21变成点Q21，位线36的状态从点P21变成点D。接着，使单元板极线39成为逻辑电压“L”、作为数据的再写入状态。这时，在图10中，位线35的状态从点Q21变成点A，位线36的状态从点D变成点E。接着，使读出放大器控制信号SAE成为逻辑电压“L”。然后，使位线预充电控制信号BLP成为逻辑电压“H”，并使位线35、36成为逻辑电压“L”，最后，借助于使字线成为逻辑电压“L”，在存储器单元的强电介质电容器的两端之间变得没有电位差，成为图10的点B和和点E的状态，返回到初始状态。由此，结束再写入动作。但是，在前述那样的以往的结构和动作的半导体存储器中，虽然进行再写入动作，但问题是有时会产生消除了强电介质的剩余电荷、丢失存储器单元的“L”数据的情况。此外，也没有说明产生这种数据丢失的原因。专利技术概述本专利技术考虑到前述以往的半导体存储器的这种问题，其目的在于，提供在进行再写入动作的场合，能进行比以往更加稳定的动作的半导体存储器。为达到这种目的，本专利技术的半导体存储器，其特征在于，包括利用强电介质构成的强电介质电容器；分别设置单个或者多个所述强电介质电容器的利用所述强电介质的极化状态对信息进行存储的多个存储器单元；用于选择所述存储器单元的、与所述存储器单元连接的字线；在从被选择的所述存储器单元读出所述信息时使用的、与所述存储器单元相连的数据线；在所述信息的读出和再写入中使用的、与所述存储器单元相连的单元板极线；和在对于所述强电介质电容器进行所述再写入的动作时，使施加在所述单元板极线上的电压稳定的稳压手段。由此，在例如进行再写入动作的场合，能抑制单元板极线暂时地成为过度的负电压。因此，因不会减少或者消除互补数据内、与逻辑电压“L”相对应的强电介质电容器的剩余电荷，所以能实现能进行更加稳定的动作的非易失性强电介质的半导体存储器。附图简要说明图1表示本专利技术实施例1的半导体存储器的电路结构图。图2表示实际的半导体存储器的再写入动作时序图。图3表示本专利技术实施例2的本文档来自技高网...

【技术保护点】
一种半导体存储器，其特征在于，包括： 利用强电介质构成的强电介质电容器； 分别设置单个或者多个所述强电介质电容器的利用所述强电介质的极化状态对信息进行存储的多个存储器单元； 用于选择所述存储器单元的、与所述存储器单元连接的字线； 在从被选择的所述存储器单元读出所述信息时使用的、与所述存储器单元相连的数据线； 在所述信息的读出和再写入中使用的、与所述存储器单元相连的单元板极线； 和在对于所述强电介质电容器进行所述再写入的动作时，使施加在所述单元板极线上的电压稳定的稳压手段。

【技术特征摘要】
JP 1996-4-19 98269/961.一种半导体存储器，其特征在于，包括利用强电介质构成的强电介质电容器；分别设置单个或者多个所述强电介质电容器的利用所述强电介质的极化状态对信息进行存储的多个存储器单元；用于选择所述存储器单元的、与所述存储器单元连接的字线；在从被选择的所述存储器单元读出所述信息时使用的、与所述存储器单元相连的数据线；在所述信息的读出和再写入中使用的、与所述存储器单元相连的单元板极线；和在对于所述强电介质电容器进行所述再写入的动作时，使施加在所述单元板极线上的电压稳定的稳压手段。2.如权利要求1所述的半导体存储器，其特征在于，所述稳压手段还具有将负极侧与所述单元板极线上，而且将正极侧与接地电位的部位上的二极管。3.如权利要求1所述的半导体存储器，其特征在于，所述稳压手段还具有将漏极与所述单元板极线上，而且将栅极和源极与接地电位的部位上的N型晶体管。4.如权利要求1所述的半导体存储器，其特征在于，所述稳压手段还具有将一个电极与所述单元板极线上，而且将另一个电极与接地电位的部位上的第2强电介质电容器。5.如权利要求1所述的半导体存储器，其特征在于，所述字线和所述数据线...

【专利技术属性】
技术研发人员：中根治，森信行，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]