半导体装置制造方法及图纸

本发明专利技术提供能够在控制熔融的焊料的扩散的同时防止电感的变化的半导体装置。导电板(12a)具备形成于第一芯片区(12a1)与第二芯片区(12a2)之间的间隙的第一狭缝(14a)、形成于第一芯片区(12a1)与端子区(12a3)之间的间隙的第二狭缝(14b)、以及形成于第二芯片区(12a2)与端子区(12a3)之间的间隙的第三狭缝(14c)。并且，第一狭缝(14a)是贯穿了导电板(12a)的连续线，第二狭缝(14b)、第三狭缝(14c)是导电板(12a)的非贯穿的连续线。是导电板(12a)的非贯穿的连续线。是导电板(12a)的非贯穿的连续线。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置


[0001]本专利技术涉及一种半导体装置。

技术介绍

[0002]半导体装置包括功率器件，并被用作电力转换装置。功率器件包括例如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)的半导体芯片。这样的半导体装置至少包括半导体芯片、布线端子以及陶瓷电路基板。陶瓷电路基板配置有半导体芯片和布线端子。陶瓷电路基板包括绝缘板以及设置在该绝缘板上的导电板。在导电板上通过焊料接合有半导体芯片和布线端子。
[0003]在如此地将半导体芯片和布线端子接合于导电板时，会导致熔融的焊料扩散。如果在这样的焊料配置半导体芯片和布线端子，则有时会导致半导体芯片和布线端子从预定的接合区域错位。因此，在导电板上沿该接合区域的周围形成有狭缝。通过这样的狭缝，能够在利用焊料接合半导体芯片和布线端子时控制熔融的焊料的扩散。另外，狭缝也用作将半导体芯片和布线端子配置于导电板时的对位。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1：日本特开2003
‑
100983号公报

技术实现思路

[0007]技术问题
[0008]然而，有可能因形成于导电板的狭缝而导致导电板的电流路径中的电感变化。因此，导致半导体装置的电气特性受影响而使可靠性降低。
[0009]本专利技术是鉴于这一点而完成的，其目的在于提供一种能够在控制熔融的焊料的扩散的同时防止电感的变化的半导体装置。
[0010]技术方案
[0011]根据本专利技术的一个观点，提供一种半导体装置，所述半导体装置具有：基板，其包括绝缘板和设置于所述绝缘板的正面的导电板；第一半导体芯片，其设置于所述导电板的正面的第一芯片区；第二半导体芯片，其设置于所述导电板的正面的第二芯片区；以及布线端子，其设置于所述导电板的正面的端子区，所述导电板具备：第一狭缝，其形成于所述第一芯片区与所述第二芯片区之间的间隙；第二狭缝，其形成于所述第一芯片区与所述端子区之间的间隙；以及第三狭缝，其形成于所述第一芯片区与所述端子区之间的间隙，所述第一狭缝是贯穿了所述导电板的连续线，所述第二狭缝和所述第三狭缝是所述导电板的非贯穿的连续线或局部地贯穿了所述导电板的点线中的任一者。
[0012]专利技术效果
[0013]根据公开的技术，能够提供能够在控制熔融的焊料的扩散的同时防止电感的变
化，并抑制可靠性的降低的半导体装置。
[0014]本专利技术的上述及其他目的、特征以及优点通过表示作为本专利技术的例子而优选的实施方式的附图和关联的以下说明而变得清楚。
附图说明
[0015]图1为第一实施方式的半导体装置的侧视图。
[0016]图2为第一实施方式的半导体装置的俯视图。
[0017]图3为第一实施方式的半导体装置所包括的陶瓷电路基板的导电板的主要部分的俯视图。
[0018]图4为第一实施方式的半导体装置所包括的陶瓷电路基板的主要部分的截面图(其一)。
[0019]图5为第一实施方式的半导体装置所包括的陶瓷电路基板的主要部分的截面图(其二)。
[0020]图6为第二实施方式的半导体装置所包括的陶瓷电路基板的导电板的主要部分的俯视图。
[0021]图7为第三实施方式的半导体装置所包括的陶瓷电路基板的导电板的主要部分的俯视图。
[0022]图8为第四实施方式的半导体装置所包括的陶瓷电路基板的导电板的主要部分的俯视图。
[0023]图9为第四实施方式的半导体装置所包括的陶瓷电路基板的导电板的主要部分的截面图。
[0024]符号说明
[0025]10：陶瓷电路基板
[0026]11：绝缘板
[0027]12、12a：导电板
[0028]12a1、12a4：第一芯片区
[0029]12a2：第二芯片区
[0030]12a3：端子区
[0031]13：金属板
[0032]14a：第一狭缝
[0033]14b、14b1、14d：第二狭缝
[0034]14c、14c1：第三狭缝
[0035]15：键合线
[0036]20、23：第一半导体芯片
[0037]21：第二半导体芯片
[0038]20a、21a、23a、30a、40a：焊料
[0039]24：电子部件
[0040]30：触点部件
[0041]40：外部连接引脚
[0042]41：引线框架
[0043]45：密封部件
[0044]50：半导体装置
具体实施方式
[0045]以下，参照附图对实施方式进行说明。应予说明，在以下的说明中，“正面”和“上表面”在图1的半导体装置50表示朝向上侧的面。同样地，“上”在图1的半导体装置50表示上侧的方向。“背面”和“下表面”在图1的半导体装置50表示朝向下侧的面。同样地，“下”在图1的半导体装置50表示下侧的方向。根据需要，在其他附图中也表示同样的方向性。“正面”、“上表面”、“上”、“背面”、“下表面”、“下”、“侧面”仅是确定相对的位置关系的方便的表述，并不限定本专利技术的技术思想。例如，“上”和“下”不一定表示相对于地面的铅直方向。即，“上”和“下”的方向不限于重力方向。
[0046][第一实施方式][0047]使用图1和图2对第一实施方式的半导体装置进行说明。图1为第一实施方式的半导体装置的侧视图，图2为第一实施方式的半导体装置的俯视图。应予说明，图1用虚线表示密封部件45。在图2中，省略了密封部件45的图示。另外，半导体装置50省略了壳体的记载。应予说明，壳体收纳陶瓷电路基板10、第一半导体芯片20、第二半导体芯片21等。另外，在第一实施方式中，针对多个导电板12、第一半导体芯片20、第二半导体芯片21、多个触点部件30、多个键合线15、以及多个外部连接引脚40，不分别区分而标注相同的符号进行说明。应予说明，对于这些以外的构成，也不对存在多个的构成分别区分而标注相同的符号并利用相同的符号进行说明。
[0048]如图1和图2所示，半导体装置50具有陶瓷电路基板10(基板)、以及与陶瓷电路基板10的正面接合的第一半导体芯片20、第二半导体芯片21。半导体装置50具有与陶瓷电路基板10的正面接合的触点部件30(布线端子)。第一半导体芯片20、第二半导体芯片21以及触点部件30经由接合材料(省略图示)与陶瓷电路基板10的正面接合。接合材料是例如焊料。关于焊料的详细情况将在后面进行描述。另外，半导体装置50具有将陶瓷电路基板10的正面与第一半导体芯片20、第二半导体芯片21的主电极电连接的键合线15。另外，在触点部件30压入而安装有外部连接引脚40。此外，半导体装置50以使安装于触点部件30的外部连接引脚本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其特征在于，具有：基板，其包括绝缘板和设置于所述绝缘板的正面的导电板；第一半导体芯片，其设置于所述导电板的正面的第一芯片区；第二半导体芯片，其设置于所述导电板的正面的第二芯片区；以及布线端子，其设置于所述导电板的正面的端子区，所述导电板具备：第一狭缝，其形成于所述第一芯片区与所述第二芯片区之间的间隙；第二狭缝，其形成于所述第一芯片区与所述端子区之间的间隙；以及第三狭缝，其形成于所述第一芯片区与所述端子区之间的间隙，所述第一狭缝是贯穿了所述导电板的连续线，所述第二狭缝和所述第三狭缝是所述导电板的非贯穿的连续线或局部地贯穿了所述导电板的点线中的任一者。2.根据权利要求1所述的半导体装置，其特征在于，所述第二狭缝和所述第三狭缝的深度小于所述导电板的厚度。3.根据权利要求1所述的半导体装置，其特征在于，所述第二狭缝沿着所述导电板的所述第一半导体芯片的靠所述端子区一侧的侧部而形成。4.根据权利要求1所述的半导体装置，其特征在于，所述第三狭缝沿着所述导电板的所述第二半导体芯片的靠所述端子区一侧的侧部而形成。5.根据权利要求1所述的半导体装置，其特征在于，所述第二芯片区具有隔着所述第一狭缝与所述第一芯片区对置的第一侧端部、以及与所述第一侧端部垂直的第二侧端部，所述第二侧端部隔着所述第三狭缝与所述端子区对置。6.根据权利要求5所述的半导体装置，其特征在于，所述第一芯片区具有与所述第二芯片区对置的第三侧端部，所述第三侧端部隔着所述第二狭缝与所述端子区对置。7.根...

【专利技术属性】
技术研发人员：寺岛健史，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：