多芯片模块制造技术

本发明专利技术揭示一种多芯片模块，其中，ＩＣ裸片２０１－２０３分别装于印制电路板１００的区域１０１－１０３，该电路板外周面的外电极焊盘１０５焊接母板等。该外电极焊盘１０５、引线焊盘１０７之间由电路线条１０９、贯通孔１１１和填隙通孔１１２进行连接；还在不必绝缘的ＩＣ裸片２０１、２０２的模片贴合面上设置电路线条１０９。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及将多个集成电路(IC)裸片装在一块印制电路板上的多芯片模块(MCM)。
技术介绍
根据近来电子设备小型化、高功能化的要求，附图说明图1所示装在印制电路板1上的IC从封装型IC2发展到图2所示的IC裸片3，进而发展到图3所示的多芯片模块5。图2所示结构利用模片贴合法、引线结合法等，将IC裸片3直接装在印制电路板l上。和把用诸如塑料、陶瓷等材料的封装体覆盖的封装型IC2装在印刷电路板1表面上的情况相比，上述结构的安装面积小。在这种结构的情况下，印制电路板1装上多块IC裸片3后，即使出现一块IC裸片3失效，也会因仅取出该失效裸片的操作(维修)困难且麻烦而连装好的印制电路板一起废弃。换句话说，存在生产过程成品率低的缺点。图3所示多芯片模块5克服了上述缺点。现参照图4和图5简单说明该多芯片模块5的生产过程。此过程中，先将IC裸片52与多层印制电路板51进行模片贴合，并固定在该印制电路板上后，再用引线接合法连接各部分。然后，各IC裸片52装隔框53，用树脂密封，再将鸟羽状(Gull Wing Type)引线端子55焊在印制电路板51周缘部分所设的电极焊盘上作为外电极，制完该多芯片模块5。此多芯片模块5可检查其单块性能，因而可只将良好的模块5装在母板等印制电路板(下文称为主印制电路板)1上。然而，以往的这种多芯片模块5存在下列缺点。第1，必须在印制电路板51的周围焊接多个引线端子55，操作工时增多，而且引线端子55专用主印制电路板1的板面，所以主印制电路板1的电子元件安装密度降低。第2，需要在IC裸片52四周设置电气连接多块这种裸片用的电路线条(未图示)，与装在印制电路板51上的IC裸片52的面积相比，印制电路板51的面积大。第3，装设用于以树脂57密封IC裸片52的隔框52的结构中，安装成分别包围各块IC裸片52的状态的隔框53所占面积大，这点也会使印制电路板51形状变大。此外，如图4所示，隔框53将其上所设凸起53a插入印制电路板51的孔部51a进行定位后，附着在该电路板上。印制电路板51上开设许多定位用的孔部51a，由于这些孔部，电路线条难配置，造成印制电路板51变大。又，如图6所示，在用真空吸附装置7吸附多芯片模块5的隔框53所围部分装到主印制电路板1时，各隔框53形状小，不能确保吸附面积足够，因而吸附保持不易，不能稳定操作。第4，在多芯片模块5上设置电路调整等方面用的电阻元件(电阻器)和电容器，进行复合模块化时，IC裸片52周围需要设有装片状电阻元件、片状电容器用的空间和焊接这些元件用的电极焊盘，因而进一步使印制电路板51变大。进行树脂密封IC裸片52后，还必须焊接这些片状元件。也即，操作工时增多。此外，在装有多芯片模块5的印制电路板上安装片状电阻元件、片状电容器时，包含这些片状元件的多芯片模块5的安装面积增大，因此主印制电板1形状变大。这样一来，以往的多芯片模块，其引线端子安装工时增多。而且，仅引线端子部分，形状就不小。又因为配置IC裸片间连接用的电路线条，印制电路板变大。各IC裸片安装隔框的工时数也增多。由于安装隔框，印制电路板进一步大形化。也不易真空吸附隔框部分，以便将多芯片模块吸附在主印制电路上。再者，在多芯片模块上设置电阻元件、电容器进行复合化时，存在多芯片模块进一步大形化，安装该模块的主印制电路板也变大的缺点。本专利技术旨在解决上述已有技术的缺点，其目的在于提供一种可比以往的多芯片模块形状小，同时能削减生产工时，并使真空吸附安装到主印制电路板的工序变得容易的多芯片模块。专利技术的揭示本专利技术多芯片模块的第一专利技术，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板的多芯片模块中，在印制电路板的外周面上设置贯通孔纵向半剖形状的、并焊接其他印制电路板的外电极焊盘。第2专利技术，在具有印制电路板以及装于该电路板上的多块IC裸片的、并将上述印制电路板装到其他印制电路板的多芯片模块中，在装有多块IC裸片的印制电路板的多个区域内的至少一个区域的表面设置电路线条(パタ-ン)，该线条上又设置绝缘层。第3专利技术的多芯片模块，在装有多块IC裸片的印制电路板的多个区域内的至少一个区域的表面设置电路线条，该线条上又设置绝缘层。第4专利技术，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板上的多芯片模块中，在装有多块IC裸片的印制电路板的多个区域内的至少一个区域的表面上，设置印制电阻元件和印制电介质中的至少一种，该印制电阻元件和印制电介质上又设置绝缘层。第5专利技术的多芯片模块，在装有多块IC裸片的印制电路板的多个区域内的至少一个区域的表面，设置印制电阻元件和印制电介质中的至少一种，该印制电阻元件和印制电介质上又设置绝缘层。第6专利技术，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板上的多芯片模块中，印制电路板形成多层，同时设置从IC裸片安装面到内层的填隙通孔，IC裸片之间通过填隙通孔和设于内层的导体层进行电气连接。第7专利技术的多芯片模块，印制电路板形成多层，同时设置从IC裸片安装面到内层的填隙通孔，IC裸片之间通过填隙通孔和设于内层的导体层进行电气连接。第8专利技术，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板上的多芯片模块中，印制电路板形成多层，同时在内层设置两端分别电气连接在内层所设导体层上的电阻元件。第9专利技术的多芯片模块，印制电路板形成多层，同时在内层设置两端分别电气连接在内层所设导体层上的电阻元件。第10专利技术，在具有印制电路板以及装于该电路板上的多块IC裸片、并将该印制电路板装到其他印制电路板上的多芯片模块中，印制电路板形成多层，同时在内层设置两面分别电气连接在内层所设导体层上的电介质层。第11专利技术的多芯片模块，印制电路板形成多层，同时在内层设置两面分别电气连接在内层所设导体层上的电介质层。第12专利技术，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板上的多芯片模块中，印制电路板形成多层，同时在内层设置两端分别电气连接在内层所设导体层上的电阻元件和两面分别电气连接在内层所设导体层上的电介质层。第13专利技术的多芯片模块，印制电路板形成多层，同时在内层设置两端分别电气连接在内层所设导体层上的电阻元件和两面分别电气连接在内层所设导体层上的电介质层。第14专利技术的多芯片模块，在印制电路板表面且位于IC裸片安装区域外侧处，设置可微调的调整用印制电阻元件和印制电介质中的至少一种。第15专利技术，在具有印制电路板以及装于该电路板上的多块IC裸片、并将上述印制电路板装到其他印制电路板上的多芯片模块中，在印制电路板上设置包围多块IC裸片，并填充IC裸片密封树脂的隔框。第16专利技术的多芯片模块，在印制电路板上设置包围多块IC裸片，并填充IC裸片密封树脂的隔框。第17专利技术的多芯片模块在其隔框中设置使IC裸片成分隔状态的增强部。第18专利技术的多芯片模块，印制电路板在IC裸片安装面的周缘部设置电极焊盘，该焊盘及与其周围的交界部分为印制电路板上安装隔框时的基准位置。第19专利技术的多芯片模块，在印制电路板上IC裸片安装面的周缘部设置焊盘，同时邻接该焊盘设置阻焊层，电极本文档来自技高网...

【技术保护点】
一种具有印制电路板和装于该电路板上的多块集成电路（ＩＣ）裸片、并将所述印制电路板装到其他印制电路板的多芯片模块，其特征在于，所述印制电路板设置包围所述多块ＩＣ裸片，并填充密封所述ＩＣ裸片的树脂的隔框。

【技术特征摘要】
JP 1994-8-15 191455/94;JP 1993-9-14 228644/931．一种具有印制电路板和装于该电路板上的多块集成电路(IC)裸片、并将所述印制电路板装到其他印制电路板的多芯片模块，其特征在于，所述印制电路板设置包围所述多块IC裸片，并填充密封所述IC裸片的树脂的隔框。2．如权利要求1所述的多芯片模块，其特征在于，隔框中设置增强部，使IC裸片之间为隔离状态。3．如权利要求1所述的多芯片模块，其特征在于，印制电路板在IC裸片安装面的周缘部设置电极焊盘，该焊盘及与其周围的交界部分为所述印制电路板上安装隔框时的基准位置。4．如权利要求1所述的多芯片模块，其特征在于，印制电路板在IC裸片安装面的周缘部设置电极焊盘，而且邻接该焊盘设置阻焊层，所述电极焊盘与所述阻焊层的交界部分为所述印制电路板上安装隔框时的基准位置。5．如权利要求1所述的多芯片模块，其特征在于，在密封树脂上表面不高于隔框上端面的范围内，将IC裸片密封用树脂填充到所述隔框内。6．如权利要求1所述的多芯片模块，其特征在于，利用倒装式接合法将IC裸片装到印制电路板上。7．如权利要求1所述的多芯片模块，其特征在于，该多芯片模块配置成对其他印制电路板平行或垂直的状态，其外电极焊盘焊接其他印制电路板。8．如权利要求1所述的多芯片模块，其特征在于，将IC裸片配置在隔框内，而且填充树脂，密封IC裸片，又...

【专利技术属性】
技术研发人员：山口政义，泽野光俊，宝木一敏，
申请(专利权)人：东芝株式会社，
类型：发明
国别省市：JP[日本]