半导体器件的制造方法技术

在半导体器件制造方法中，ＨＢｒ的气体（腐蚀气体）被制成等离子体，同时其气压保持在等于或小于２ｍＴｏｒｒ，等离子体的离子元素在等于或大于１５０Ｗ的偏置功率下被加速，以腐蚀硅化钛膜１１。然后，ＨＢｒ气体进一步制成等离子体，同时其气压保持在５－１０ｍＴｏｒｒ，并且等离子体的离子元素在１０－１００Ｗ的偏置功率下被加速，以用等离子体中的离子元素腐蚀多晶硅膜１０。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别涉及具有腐蚀包括叠置在衬底上的多晶硅膜和硅化钛膜的钛多晶硅硅化膜(polycide)的工艺的半导体器件制造方法。随着半导体器件的高度集成设计，要求进一步减小栅极材料和布线材料的电阻，以保持集成电路的高速度工作。至今用磷或硼掺杂的低电阻多晶硅膜已经用做栅极和布线材料，并且近来半导体器件的微观结构设计的进一步发展已经大大推动了进一步减小栅极材料和布线材料的电阻的要求。目前，包括在多晶硅膜上叠置的金属硅化物膜的金属多晶硅硅化膜已经建立了其作为主流的位置。金属多晶硅硅化膜可以非常有效地适用于栅极和布线，因为至今已经用在多晶硅和作为基底的栅氧化膜的膜形成上的技术，它的化学稳定性、可使用性、和电特性可以用于金属多晶硅硅化膜，并且其电阻可以减小。用于具有高沸点的金属多晶硅硅化膜的许多腐蚀方法已经被报导了。例如，日本专利特许公开公报3-141641公开了金属多晶硅硅化膜的腐蚀可以通过单独使用HBr来进行，并且还公开了一种方法，即依次在硅衬底1上的栅氧化膜2上形成多晶硅膜3和硅化钨膜4，然后通过用偏置功率加速等离子体离子腐蚀如此形成的钨多晶硅硅化膜，如图6中所示。在该腐蚀方法本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，该方法各向异性地腐蚀钛多晶硅硅化膜，其中钛多晶硅硅化膜包括通过腐蚀气体的等离子体在偏置功率施加于衬底的状态下按照顺序叠置在衬底上的多晶硅膜和硅化钛膜，该方法包括以下步骤：（ａ）使用由ＨＢｒ气体或主要含ＨＢｒ的气体 构成的腐蚀气体和制成腐蚀气体等离子体，同时气压保持在等于或小于２ｍＴｏｒｒ；和（ｂ）在使偏置功率保持在等于或大于１５０Ｗ的条件下用等离子体腐蚀硅化钛膜和多晶硅膜。

【技术特征摘要】
JP 1997-12-15 345217/971．一种半导体器件制造方法，该方法各向异性地腐蚀钛多晶硅硅化膜，其中钛多晶硅硅化膜包括通过腐蚀气体的等离子体在偏置功率施加于衬底的状态下按照顺序叠置在衬底上的多晶硅膜和硅化钛膜，该方法包括以下步骤(a)使用由HBr气体或主要含HBr的气体构成的腐蚀气体和制成腐蚀气体等离子体，同时气压保持在等于或小于2mTorr；和(b)在使偏置功率保持在等于或大于150W的条件下用等离子体腐蚀硅化钛膜和多晶硅膜。2．一种半导体器件制造方法，该方法各向异性地腐蚀钛多晶硅硅化膜，其中钛多晶硅硅化膜包括通过腐蚀气体的等离子体在偏置功率施加于衬底的状态下按照顺序叠置在衬底上的多晶硅膜和硅化钛膜，该方法包括以下步骤(a)使用由HBr或主要含HBr的气体构成的第一腐蚀气体和制成第一腐蚀气体等离子体，同时其气压保持在等于或小于2mTorr；(b)在使偏置功率保持在等于或大于150W时用第一腐蚀气体的等离子体腐蚀硅化钛膜；(c)使用由HBr或主要含HBr的气体构成的第二腐蚀气体和制成第二腐蚀气体等离子体，同时其气压保持在5-10mTorr范围内；和(d)在使偏置功率保持在10-100W范围内时用第二腐蚀气体的等离子体腐蚀多晶硅膜。3．根据权利要求2所述的半导体器件的制造方法，其中所述衬底含有形成在半导体衬底上的绝缘膜。4．根据权利要求1所述的半导体器件的制造方法，其中所述腐蚀气体被引入减压室中，在该室中腐蚀气体的停留时间设置为0.001-0.02秒。5．根据权利要求2所述的半导体器件的制造方法，其中所述第一腐蚀气体被引入减压室中，在该室中第一腐蚀气体的停留时间设置为0.001-0.02秒。6．...

【专利技术属性】
技术研发人员：曾田荣一，吉田和由，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]