具有迭式电容器的动态随机存取存储器及其制作方法技术

一种在每个存储单元中包括一个ＭＯＳＦＥＴ和一个迭式电容器的ＤＲＡＭ。迭式电容器包括一个基本上为圆柱型的下电极、一个容纳于圆柱型下电极中的上电极、一层在其间起隔离作用的电容器电介质膜。下电极的圆柱型形状允许在电容器和电容器触点之间的较大的对准偏差。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种在每个存储单元中都具有迭式电容器的DRAM(动态随机存取存储器)和一种制作这样的DRAM的方法。在集成度较低的DRAM的开发阶段，设置在DRAM的每个存储单元中的迭式电容器通常由一个用多晶硅制成的上电极、一个用多晶硅制成的下电极和插入于其间由氧化硅或一个包括氧化硅层/氮化硅层/氧化硅层的三层结构(ONO膜)制成的一层电容器电介质膜形成。随着在DRAM中更高集成度和更精细构图的发展，迭式电容器以及MOSFET应该经受一个更精细的构图过程。例如，在一个256兆位(Mb)或更高集成度的DRAM中，当具有较低的介电常数的氧化硅膜或ONO膜被用在迭式电容中时，电容器电介质膜应该具有小于4nm的厚度。然而，从技术的观点来看，例如对通过很薄的电容器电介质膜的漏电流的抑制，要在氧化硅膜或ONO膜中实现如此小的厚度是非常困难或基本上不可能的。因此，要求用具有较高介电常数的(Ba，Sr)TiO3膜(BST膜)作为电容器电介质膜以及用抗氧化导体作为下电极来制作更小且具有更高容量的迭式电容器。附图说明图1显示了一个DRAM的存储单元阵列，其中多个字线82沿行的方向展开，多个位线38沿列的方向展开。每个字线82被连接到存储单元的一个对应行的MOSFET的门，而每个位线38被连接到存储单元的一个对应列的MOSFET的扩散区。多个电容器触点18被设置在相邻的字线82之间来连接下电极和相应的MOSFET的扩散区，而多个位触点57与在相邻的下电极28之间的位线38排列成一行来连接MOSFET 14的扩散区和位线38。由虚线所围成的区域对应于一组存储单元，它占有8×(F+M)2的面积，其中F是字线82和位线38的最小设计宽度，M是构图时的设计余量。在目前的光刻技术中，对于F＝0.18μm，M通常大于0.05μm。图2和图3是分别沿图1的A-A线和B-B线的剖面图。常规的DRAM 10包括一个P型硅衬底12；多个MOSFET 14，每个MOSFET被设置在硅衬底12的用场氧化膜13彼此隔离的一个隔离区中；一层覆盖MOSFET 14的用SiO2等制成的电介质膜16；一个设置在MOSFET 14上并具有一个上电极32、一个下电极28及一层电容电介质膜30的迭式电容器20；一个设置在通孔中用以在每个存储单元中连接MOSFET 14的下电极28和扩散区36的电容器触点18。电容器触点18包括设置在通孔中的扩散区36上的多晶硅插头22，一个硅化物接触层24和顺序设置在多晶硅插头22上面的一个硅-扩散-阻挡导电层26。硅-扩散-阻挡导电层26包括一种高熔点金属(难熔金属)或这样一种金属的氮化物TiN或WN，被用来防止在金属下电极28和电容器触点18间的金属硅化物的形成。例如，硅化物接触层24用TiSi2制成，它能够在硅-扩散-阻挡导电层26和多晶硅插头22之间增强附着力并减小接触电阻。电容器20的下电极28是用由抗氧化导体材料所制成的固态导体制成的，例如一种贵金属(Pt等)、Ru或一种金属氧化物如RuO2，电容器电介质膜30用具有高介电常数的BST制成，上电极32用与下电极28的金属相同的金属制成。MOSFET 14有一个形成在栅氧化膜33上的栅电极34和用来形成源/漏区并从垂直方向上看把栅电极34夹在其间的一对n型扩散区。在具有用于容纳电容器触点18的通孔的SiO2膜16中，位线38如图3所示。迭式电容器20的下电极28通过电容器触点18被连接到MOSFET 14的扩散区36。参照图4A到4H，为了说明制作迭式电容器的连续步骤，显示了图1的DRAM的剖面。如图4A所示，在衬底12上形成MOSFET之后，通过CVD(化学气相淀积)技术淀积一层由SiO2制成的电介质膜16，接着在那里形成通孔40。然后通过CVD技术淀积一层多晶硅膜39，接着通过磷离子注入减小多晶硅膜39的电阻率。然后，如图4B所示，多晶硅膜39受到一个深蚀刻步骤暴露出电介质膜16的上部，并再受到过蚀刻去除在通孔40中的多晶硅膜39的上部区域，从而将多晶硅插头22留在通孔40中。然后，如图4C所示，通过溅射将一层Ti膜42淀积在包括多晶硅插头22的上部的整个表面上，接着，通过在氮气中的快速热退火(RTA)，从而在多晶硅插头22上部的上面形成由TiSi构成的一层硅化物接触层24。去除在电介质膜16上和通孔40中的未反应的Ti以暴露出电介质膜16和TiSi膜24之后，通过CVD技术或溅射技术将一层TiN膜44淀积在TiSi膜24和电介质膜16上。然后TiN膜44经过用硅胶进行的化学-机械抛光(CMP)工序，从而暴露出电介质膜16并得到包括硅-扩散-阻挡导电层26、TiSi接触层24和在通孔40中的多晶硅插头22的电容器触点18。然后，通过活性直流溅射工序将一层Ru膜淀积在电介质膜16和电容器触点18上，接着，通过用蚀刻掩膜和氯氧混合气体所进行的等离子蚀刻技术，有选择性地进行蚀刻，从而在电容器触点18上形成一个下电极28。如图4F所示，下电极28是固态的，并呈块状。然后，进行使用Ba(DPM)2、Sr(DPM)2、Ti(i-OC3H7)和氧气的MOCVD工序以形成一层大约30nm厚的BST膜来作为衬底的整个表面上的电容器电介质膜30。这里所用的“DMP”指的是双-二三甲基乙酰甲酸酯。在此步骤中，衬底温度保持在400至700℃之间，气压保持在大约7毫乇。然后，通过使用活性直流溅射技术将另一层Ru膜淀积在BST膜上，从而形成上电极32。这样，就得到了图1中的包括一个具有一层BST膜来作为电容器电介质膜30的迭式电容器的一个DRAM 10。在如上所述的常规的DRAM中，为了使得用来形成电容器电介质膜30的BST膜不与电容器触点18接触，下电极28的形成应该使得下电极28覆盖电容器触点18的上部。这样做的原因将参照图5和图6得到进一步的描述。在分别显示DRAM 10的上部结构和剖面的图5和图6中，如果下电极28没有与电容器触点18的上部排成一行而暴露出了硅-扩散-阻挡导电层，则由于在BST膜30的淀积期间的氧化气氛，硅-扩散-阻挡导电层26会受到氧化，硅-扩散-阻挡导电层26的电阻由此而增加。为了防止硅-扩散-阻挡导电层26的表面被暴露，下电极28必须与电容器触点18的位置排成一行。这就使得用于形成下电极28的蚀刻掩膜必须有一个较大的设计余量。在图5中，单个单元或存储单元的面积表示为2Fp×4Fp，其中Fp是位线间距的一半，并且Fp＝(F+M)，F和M分别为线的最小设计宽度(或最小设计尺度)和进行对准的设计余量。因此，如图5所示，表示为2FP×4FP＝8×(F+M)2的单个存储单元的面积随着设计余量的增加而增加。图7显示了相对于DRAM的生成所标绘的DRAM的设计尺寸。伴随着DRAM的更高的集成度，最小设计尺度F和设计余量M降低，进行对准所要求的精度也在尺寸上有所减小。在此情况下，现有的制作技术无法与DRAM的较高的集成度相匹配。在与下电极28的纵向正交的方向上尤其需要对准的精度。尽管具有BST膜的常规的DRAM在此是作为例子予以描述，对于具有由非BST膜所制成的电容器电介质膜的DRAM，上述情况是相似的。因此，本专利技术的一个目的是提供一种具有一个迭式电容器的DRA本文档来自技高网...

【技术保护点】
一种包括多个存储单元的ＤＲＡＭ，其特征在于，每个存储单元包括一个具有一个栅电极及一对扩散区的ＭＯＳＦＥＴ；一个迭式电容器，该迭式电容器有一个圆柱型的下电极、一个上电极、以及一层夹在所述上电极和所述下电极之间的电容器电介质膜，其中至少上电极的一部分被容纳于所述下电极；以及一个用于将其中一个所述扩散区连接到所述下电极的电容器触点。

【技术特征摘要】
【国外来华专利技术】JP 1998-8-31 245236/981.一种包括多个存储单元的DRAM，其特征在于，每个存储单元包括一个具有一个栅电极及一对扩散区的MOSFET；一个迭式电容器，该迭式电容器有一个圆柱型的下电极、一个上电极、以及一层夹在所述上电极和所述下电极之间的电容器电介质膜，其中至少上电极的一部分被容纳于所述下电极；以及一个用于将其中一个所述扩散区连接到所述下电极的电容器触点。2.如权利要求1所定义的DRAM，其特征在于，所述电容器触点包括一个直接与所述其中一个所述扩散区相连的多晶硅插头和一层直接与所述下电极相连并与所述多晶硅插头电连接的硅-扩散-阻挡导电层。3.如权利要求2所定义的DRAM，其特征在于，所述电容器触点还包括一层插入在所述多晶硅插头和所述硅-扩散-阻挡导电层之间的硅化物接触层。4.如权利要求1所定义的DRAM，其特征在于，所述电容器触点包括一个直接与所述其中一个所述扩散区相连的第一触点插头和一个覆盖在所述第一触点插头上面的第二触点插头。5.如权利要求4所定义的DRAM，其特征在于，所述第一触点插头包括硅，并且所述第二触点插头包括硅-扩散-阻挡导体。6.如权利要求5所定义的DRAM，其特征在于，所述电容器触点还包括在所述第一触点插头和所述第二触点插头之间插入的一层硅化物接触层。7.如权利要求6所定义的DRAM，其特征在于，所述硅化物接触层包括TiSi2，所述第二触点插头包括TiN，所述下电极包括Ru。8.如权利要求1所定义的DRAM，其特征在于，所述电容器电介质膜包括一种如下所表示的化合物总分子式为ABO3，其中A选取于元素Ba、Sr、Pb、Ca、La、Li和K中的一种或多种，B选取于元素Zr、Ti、Ta、Nb、Mg、Mn、Fe、Zn和W中的一种或多种；总分子式为(Bi2O2)(Am-1BmO3m+1)，其中m＝1、2、3、4和5，A是选取于元素Ba、Sr、Pb、Ca、La、K和Bi中的一种或多种，B是选取于元素Nb、Ta、Ti和W中的一种或多种；或Ta2O5。9.如权利要求1所定义的DRAM，其特征在于，多个所述电容器共用一个所述电容器电介质膜和一个所述上电极，每个所述电容器具有专用的所述下电极。10.如权利要求1所定义的DRAM，其特征在于，所述...

【专利技术属性】
技术研发人员：笠井直记，饭敏洋，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]