半导体器件及其制造方法技术

在硅基板１００内，由浅沟槽１０３所夹的区域里形成集电极层１０２，在基板上沉积第一沉积氧化膜１０８并开一个跨越浅沟槽的一部分的集电极开口部１１０。在露出于该开口部的基板上，使Ｓｉ／Ｓｉ＃－［１－ｘ］Ｇｅ＃－［ｘ］层外延生长。在基板上沉积第二沉积氧化膜１１２，而在Ｓｉ／Ｓｉ＃－［１－ｘ］Ｇｅ＃－［ｘ］层的中央部上形成基极开口部１１８；在端部形成基极结用开口部１１４。从该开口部１１４往基板内注入杂质离子，以形成导电型与外部电极相同的结漏电流防止层１１３。这样，使集电极开口宽度Ｗ３大于活性区宽度Ｗ２。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，尤其是涉及异质结双极型晶体管、包括它的Bi-CMOS器件及它们的制造方法。近年来，在异质结双极型晶体管(HBT)的开发上有了急速的进展。所述HBT是通过使形成在硅基板上的双极型晶体管包含Si/SiGe、Si/SiC(碳化硅)等异质结结构，以使它具有更优良的传导特性并实现它在高频区域里的动作的。所述HBT是在硅基板上使SiGe层外延生长，从而利用该Si/SiGe异质结结构的。在该HBT中，能够实现以前不用GaAs(砷化镓)等化合物半导体基板的晶体管，就不能实现的高频区域里的动作。由于所述HBT是由硅基板、SiGe层之类的可应用通用的硅加工技术而形成的部件所构成的，因此它具有高集成度和低成本等大优点。特别是，通过在共有的一硅基板上形成HBT和MOS晶体管(MOSFET)并使它们集成起来，便能构成高性能的Bi-CMOS器件。该Bi-CMOS器件作为可应用在通信方面的系统LSI很有前途。于是，到目前为止，作为BiCMOS器件中的双极型晶体管，已经设计并试制了包含Si/Si1-xGex、Si/Si1-yCy等异质结结构的HBT。尤其是，在Si/Si1-xGex型HBT本文档来自技高网...

【技术保护点】
一种半导体器件，其形成在半导体基板的活性区内，能用作双极型晶体管，其特征在于包括： 器件隔离区，其形成在所述半导体基板的一部分并包围活性区； 第１导电型集电极层，其形成在所述半导体基板内，由所述器件隔离区所夹的区域里； 绝缘层，其形成在所述半导体基板上，具有跨越所述集电极层和器件隔离区的一部分的集电极开口部； 第２导电型基极层，其形成在所述集电极开口部内的所述半导体基板上及所述绝缘层上，包含内部基极和包围该内部基极的外部基极；以及 形成在所述内部基极上的第１导电型发射极层。

【技术特征摘要】
JP 1999-3-15 068147/19991.一种半导体器件，其形成在半导体基板的活性区内，能用作双极型晶体管，其特征在于包括器件隔离区，其形成在所述半导体基板的一部分并包围活性区；第1导电型集电极层，其形成在所述半导体基板内，由所述器件隔离区所夹的区域里；绝缘层，其形成在所述半导体基板上，具有跨越所述集电极层和器件隔离区的一部分的集电极开口部；第2导电型基极层，其形成在所述集电极开口部内的所述半导体基板上及所述绝缘层上，包含内部基极和包围该内部基极的外部基极；以及形成在所述内部基极上的第1导电型发射极层。2.根据权利要求1所述的半导体器件，其特征在于还包括结漏电流防止层，其形成在所述半导体基板内，位于所述外部基极的正下方且和所述器件隔离区邻接的区域里，其中导入有第2导电型杂质。3.一种半导体器件的制造方法，是形成在半导体基板的活性区内，能用作具有发射极层、基极层及集电极层的双极型晶体管的半导体器件的制造方法，其特征在于包括在所述半导体基板的一部分，形成包围活性区的器件隔离区的工序(a)；在所述工序(a)之前或者所述工序(a)之后，在所述半导体基板内，由所述器件隔离区所夹的区域里，形成第1导电型集电极层的工序(b)；在所述工序(a)和(b)之后，在所述半导体基板上沉积第一绝缘层后，在所述第一绝缘层中形成跨越所述集电极层和器件隔离区的一部分的集电极开口部的工序(c)；以及在露出于所述集电极开口部的所述半导体基板上，形成至少用以构成内部基极和包围该内部基极的外部基极的第2导电型半导体层的工序(d)。4.根据权利要求3所述的半导体器件的制造方法，其特征在于进一步包括在所述工序(d)之后，在基板上形成第二绝缘层之后，通过使用掩模部件的蚀刻，保留该第二绝缘层中，位于上述半导体层的中央部上方的部分，而将从位于所述半导体层的端部上方的部分到位于上述器件隔离区的内侧端部上方的部分的区域加以去除，以形成基极结用开口部的工序(e)；和通过使用所述掩模部件的离子注入，在所述半导体基板内，位于所述基极结用开口部下方的区域里，注入第2导电型杂质而形成结漏电流防止层的工序(f)。5.根据权利要求3所述的半导体器件的制造方法，其特征在于进一步包括在所述工序(d)之后，在基板上形成第二绝缘层之后，通过使用掩模部件的蚀刻，保留该第二绝缘层中，位于上述半导体层的中央部上方的部分，而将位于所述半导体层的端部上方的部分加以去除，以形成基极结用开口部的工序(e)；在基板上层叠第一导体层和第三绝缘层之后，在所述第一导体层和第三绝缘层中开一个到达残留在内部基极上方的所述第二绝缘层的基极开口部的工序(f)；形成能覆盖露出于所述基极开口部的所述第一导体层侧面的第四绝缘层的工序(g)；通过蚀刻，将残留在所述半导体层的内部基极上方的所述第二绝缘层当中，露出于所述基极开口部的部分加以去除，以使所述半导体层的一部分露出于所述基极开口部的底部的工序(h)；在所述工序(h)之后，形成填充所述基极开口部的第二导体层的工序(i)；以及在所述工序(i)之后，通过蚀刻，将所述第一导体层及第三绝缘层的端部加以去除，以使所述半导体基板中，将成为集电极抽出层的部分露出的工序(j)。6.一种半导体器件的制造方法，是在半导体基板上具备至少包括发射极层、基极层及集电极层的双极型晶体管；和至少包括栅极绝缘膜、栅电极及源漏区的MISFET的半导体器件的制造方法，其特征在于包括在双极型晶体管形成区域里，形成所述双极型晶体管的集电极层，并同时在MISFET形成区域里，形成所述MISFET的栅极绝缘膜、栅电极及源漏区的工序(a)；在基板上层叠第一绝缘层和还原膜之后，将所述第一绝缘层和还原膜中，位于所述双极型晶体管形成区域内的所述集电极层的上方的部分加以去除，以形成集电极开口部的工序(b)；以及在所述集电极开口部内的所述半导体基板上和所述还原膜上，使至少用以构成内部基极和包围该内部基极的外部基极的第2导电型半导体层外延生长的工序(c)。7.根据权利要求6所述的半导体器件的制造方法，其特征在于在上述工序(c)中，所形成的上述半导...

【专利技术属性】
技术研发人员：浅井明，大西照人，高木刚，斋藤彻，原义博，幸康一郎，能泽克弥，神泽好彦，片上幸治，市川洋，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]