用于千兆位动态随机存取存储器的场屏蔽沟槽隔离制造技术

动态随机存取存储器有多对存储单元，存储单元通过垂直电隔离沟槽相互隔离并与配套电路隔离。隔离沟槽具有侧壁及上和下部，并包围包含存储单元的半导体本体的区域。这使多对存储单元相互电隔离并与位于半导体本体内不位于环绕区内的配套电路电隔离。隔离沟槽的下部填充有导电材料，导电材料有侧壁部分和下部，侧壁部分通过第一电绝缘体至少部分与沟槽下部的侧壁分离，下部与半导体本体电接触。隔离沟槽的上部填充第二电绝缘体。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及动态随机存取存储器(DRAM)，尤其是涉及场屏蔽隔离在DRAM的使用。特别重要的集成电路器件是DRAM，它包括在半导体本体(芯片、衬底)中以行和列排列的存储单元阵列以及芯片表面上用以写入和读出存储在各个单元中的位的字线和位线。每个存储单元通常包括开关，一般是与存储电容器串联的n-沟道金属氧化物半导体场效应晶体管(MOSFET)。在DRAM技术中，一直涉及提高芯片的存储单元密度。这通常包含降低芯片中各个存储单元的大小和更紧密的封装存储单元。更小的存储单元尺寸和更紧密的存储单元封装导致在存储单元的晶体管中出现不利的短而窄的沟道效应问题。为解决这些问题，通常试图提高形成在芯片表面处的p-型阱的掺杂，芯片中已形成有一般充当存储单元开关的n-沟道MOSFET。然而，p-型导电阱掺杂的提高会使晶体管的结泄漏增加。这使得存储在存储电容器中的存储位的停留时间减少。这又需要更频繁更新存储的信息和减少了存储器有效运行的时间。此外，显然由于p-型阱掺杂增加而引起在半导体本体中产生的电场增大会电激活硅本体(衬底)中固有的硅缺陷。由更紧密封装引起的另一问题是隔离所需的更窄的浅沟槽具有更高的本文档来自技高网...

【技术保护点】
一种含有半导体结构的半导体本体，包括： 确定具有侧壁和上下部的隔离沟槽和围绕半导体本体的区域的半导体本体，半导体本体包含的半导体结构与半导体本体内包含的而不位于围绕区域内的其它半导体结构电隔离； 隔离沟槽的下部至少部分填充有导电材料，该导电材料具有通过第一电绝缘体与沟槽下部侧壁至少部分分离的侧壁部分，以及具有与半导体本体电接触的下部；和 隔离沟槽的上部填充有第二电绝缘体。

【技术特征摘要】
US 1999-2-5 09/2452691.一种含有半导体结构的半导体本体，包括确定具有侧壁和上下部的隔离沟槽和围绕半导体本体的区域的半导体本体，半导体本体包含的半导体结构与半导体本体内包含的而不位于围绕区域内的其它半导体结构电隔离；隔离沟槽的下部至少部分填充有导电材料，该导电材料具有通过第一电绝缘体与沟槽下部侧壁至少部分分离的侧壁部分，以及具有与半导体本体电接触的下部；和隔离沟槽的上部填充有第二电绝缘体。2.按照权利要求1的半导体本体，其特征在于，导电材料是掺杂多晶硅并且第一和第二电绝缘体均是二氧化硅。3.一种动态随机存取存储器，包括以行和列排列在半导体本体的有源区内的多个存储单元，所述有源区通过半导体本体中的连续隔离沟槽相互分离；具有侧壁以及上和下部的隔离沟槽；隔离沟槽的下部填充有导电材料，该导电材料具有通过第一电绝缘体与沟槽下部侧壁至少部分分离的侧壁部分，以及具有与半导体本体电接触的下部部分；以及隔离沟槽的上部填充有第二电绝缘体。4.按照权利要求3的动态随机存取存储器，其特征在于有源区形成在一种导电类型的单晶硅表面阱的半导体本体中，在隔离沟槽下部的掺杂多晶硅具有所述一种导电类型并且与半导体本体电连接。5.一种动态存取存储器，包括存储器部分，包括以行和列排列在半导体本体的有源区中的多个存储单元，每个存储单元包括一种导电类型的晶体管和存储电容器，有源区通过半导体本体中的第一隔离沟槽相互电隔离，第一隔离沟槽具有填充有掺杂多晶硅的下部和填充有电绝缘体的上部；掺杂多晶硅填充物下部与半导体本体电接触，并且掺杂多晶硅填充物侧壁部分通过绝缘层与沟槽下部的侧壁部分电隔离；和包括电路的边缘部分，电路至少包括在半导体本体中一种导电类型的一个晶体管和相反导电类型的一个晶体管，周边部分的电路通过填充有绝缘体的半导体本体中的第二隔离沟槽相互电隔离。6.按照权利要求5的动态随机存取存储器，其特征在于多对存储单元通过第一隔离沟槽的各部分相互隔离，绝缘体和电绝缘层均是二氧化硅。7.按照权利要求5的动态随机存取存储器，其特征在于第一隔离沟槽是连续的。8.一种动态随机存取存储器，包括半导体本体，其中包括相互分开并以行和列排列在一种导电类型的有源表面层上的存储单元阵列；多对存储单元通过半导体本体中的连续隔离沟槽在半导体本体中分开，并且隔离沟槽包括作为填充物的介质材料的顶层部分和掺杂具有所述一种导电类型的多晶硅的底层部分，且多晶硅设计成保持在排斥占少数的这种载流子的电位处；和掺杂多晶硅填充物的下部与半导体本体电接触，并且掺杂多晶硅填充物侧壁部分通过电绝缘层与沟槽下部的侧壁部分电隔离。9.一种动态随机存取存储器，包括在硅芯片的一种导电类型阱中形成并以行与列排列的存储单元阵列，每个存储单元包括晶体管和存储电容器；连续隔离沟槽，形成在阱中以便在阱内多对各个存储单元相互电隔离，所述连续隔离沟槽具有填充有介质材料的上部和填充有阱导电类型的掺杂多晶硅的下部；和掺杂多晶硅填充物下部与阱电接触，掺杂多晶硅填充物侧壁部分通过电绝缘层与沟槽下部的侧壁部分电隔离。10.按照权利要求9的动态随机存取存储器，其特征在于每个存储单元的存储电容器通过存储沟槽形成，存...

【专利技术属性】
技术研发人员：JA曼德尔曼，R迪瓦卡鲁尼，G拉罗萨，U格吕宁，C拉登斯，
申请(专利权)人：因芬尼昂技术北美公司，国际商业机器公司，
类型：发明
国别省市：US[美国]