基于TSV晶圆重构及多层堆叠的DDR微模组结构及制备工艺制造技术

本发明专利技术公开了一种基于TSV晶圆重构及多层堆叠的DDR微模组结构及制备工艺，包括多层TSV硅基板，相邻两层所述TSV硅基板之间采用多个微凸点连接；每层所述TSV硅基板的上端面设置有腔体，所述腔体中埋设有DDR裸芯片，且所述DDR裸芯片的PAD朝上；每层所述TSV硅基板的过孔或BUMP与其上埋设的DDR裸芯片的PAD通过RDL布线连接。有效地解决了因随着堆叠层数增加导致键合引线的扇出面积呈指数级增长的问题。致键合引线的扇出面积呈指数级增长的问题。致键合引线的扇出面积呈指数级增长的问题。

【技术实现步骤摘要】
基于TSV晶圆重构及多层堆叠的DDR微模组结构及制备工艺


[0001]本专利技术属于微系统多组件集成领域，具体涉及一种基于TSV晶圆重构及多层堆叠的DDR微模组结构及制备工艺。

技术介绍

[0002]DDR(双倍数据率同步动态随机存取存储器)为具有双倍数据传输率的SDRAM，其数据传输速度为系统时钟频率的两倍，由于速度增加，其传输性能优于传统的SDRAM，广泛应用于高性能服务器、台式机、笔记本电脑及其他设备中。然而，受流片工艺的约束，如图1所示，DDR裸芯片1上的对外键合PAD 2均在中间位置，该结构方式不利于DDR裸芯片的堆叠。如图2所示，业内一般采用RDL(Redistribution Layer，重布线)方式，将PAD 2重新分布至DDR裸芯片1的边缘，通过Wire bounding(引线键合)方式(RDL布线3)进行互联。
[0003]中国专利CN112802834A，名称为一种基于硅转接四层立体堆叠的SiP及制作方法中，提出了一种基于Wire bounding工艺的四层立体堆叠结构，如图3所示，相邻DDR裸芯片1之间设置有垫片4，采用键合引线5连接。这种方式存在以下问题：由于叠层高度限制，要求叠层使用的垫片4厚度一般为500μm左右，一般采用硅片作为叠层垫片。由于垫片4的使用，导致多层模组高度难以控制；随着高度的增加，键合引线5的扇出面积呈指数级增长，另外，该种结构解决不了垫片4带来的热集中问题。
[0004]中国专利CN111668195A中，提出了一种中心键合点芯片的堆叠结构和方法，该结构采用绝缘胶的方式，如图4所示。该方案与上述方案异曲同工，只是省略了RDL的过程，依然无法解决随着堆叠层数增加，键合引线5的扇出面积呈指数级增长的问题和热集中问题。

技术实现思路

[0005]针对现有技术中存在的问题，本专利技术提供了一种基于TSV晶圆重构及多层堆叠的DDR微模组结构及制备工艺，用以解决上述技术问题。
[0006]为了解决上述技术问题，本专利技术通过以下技术方案予以实现：
[0007]一种基于TSV晶圆重构及多层堆叠的DDR微模组结构，包括多层TSV硅基板，相邻两层所述TSV硅基板之间采用多个微凸点连接；每层所述TSV硅基板的上端面设置有腔体，所述腔体中埋设有DDR裸芯片，且所述DDR裸芯片的PAD朝上；每层所述TSV硅基板的过孔或BUMP与其上埋设的DDR裸芯片的PAD通过RDL布线连接。
[0008]进一步地，最底层的所述TSV硅基板的下端面设置有焊球。
[0009]进一步地，所述TSV硅基板的上端面设置有IPD芯片，且最顶层的所述TSV硅基板与所述IPD芯片之间采用多个微凸点连接。
[0010]进一步地，微凸点界面填充有树脂。
[0011]进一步地，所述DDR裸芯片的厚度不大于130μm。
[0012]进一步地，每层所述TSV硅基板的下端面到其上端面设置的多个微凸点的顶部的距离不大于280μm。
[0013]进一步地，所述IPD芯片为RDL后的FC形态芯片。
[0014]一种基于TSV晶圆重构及多层堆叠的DDR微模组结构的制备工艺，包括：
[0015]根据单颗DDR裸芯片的尺寸及布线信号密度确定每层TSV硅基板的尺寸；
[0016]在TSV硅基板中心位置开设埋置DDR裸芯片的腔体，并将DDR裸芯片粘接在该腔体中，DDR裸芯片的PAD朝上；
[0017]TSV硅基板做RDL布线，将TSV硅基板上埋设的DDR裸芯片的PAD通过RDL布线与TSV硅基板的过孔或BUMP连接；
[0018]将多个埋置DDR裸芯片的TSV硅基板通过微凸点进行垂直堆叠焊接，并对TSV硅基板之间的微凸点间隙进行树脂填充。
[0019]进一步地，还包括，将IPD芯片通过微凸点垂直堆叠焊接在最顶层的TSV硅基板上。
[0020]进一步地，所述将多个埋置DDR裸芯片的TSV硅基板通过微凸点进行垂直堆叠焊接之后，还包括：
[0021]对TSV硅基板之间的微凸点间隙进行树脂填充。
[0022]与现有技术相比，本专利技术至少具有以下有益效果：本专利技术提供的一种基于TSV晶圆重构及多层堆叠的DDR微模组结构，在TSV硅基板的上端面设置有腔体，将DDR裸芯片埋设在腔体中，埋设时使得DDR裸芯片的PAD朝上，相邻两层TSV硅基板之间采用多个微凸点连接，每层TSV硅基板的过孔或BUMP与其上埋设的DDR裸芯片的PAD通过RDL布线连接。与传统的堆叠结构相比，本专利技术无需键合引线进行连接，有效地解决了因随着堆叠层数增加导致键合引线的扇出面积呈指数级增长的问题。另外，本专利技术无需垫片或者绝缘胶，有效地解决了多层模组高度难以控制的问题，在相同高度情况下，与传统的堆叠容量相比，本专利技术可以堆叠3倍容量。同时，因为垫片或者绝缘胶的导热性能差，而本专利技术无需垫片或者绝缘胶，本专利技术采用硅基板以及焊球，其导热性能好，有效地解决了热集中问题。
[0023]进一步地，最底层的TSV硅基板的下端面设置有焊球，作为对外引出的焊球，便于连接使用。
[0024]进一步地，TSV硅基板的上端面设置有IPD芯片，且最顶层的TSV硅基板与IPD芯片之间采用多个微凸点连接，与传统的堆叠结构相比，本专利技术这种结构设计有效地解决了传统DDR堆叠需要外置端接阻容导致布线复杂的问题。
[0025]为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0026]为了更清楚地说明本专利技术具体实施方式中的技术方案，下面将对具体实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1为DDR裸芯片及其对外键合PAD示意图；
[0028]图2为DDR裸芯片的对外键合PAD重布后的示意图；
[0029]图3为传统的堆叠结构示意图；
[0030]图4为传统的堆叠结构示意图；
[0031]图5为本专利技术一种基于TSV晶圆重构及多层堆叠的DDR微模组结构结构示意图；
[0032]图6为本专利技术一种基于TSV晶圆重构及多层堆叠的DDR微模组结构加工流程图。
[0033]1‑
DDR裸芯片；2
‑
PAD；3
‑
RDL布线；4
‑
垫片；5
‑
键合引线；6
‑
TSV硅基板；7
‑
微凸点；8
‑
过孔；9
‑
树脂；10
‑
焊球；11
‑
IPD芯片。
具体实施方式
[0034]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于TSV晶圆重构及多层堆叠的DDR微模组结构，其特征在于，包括多层TSV硅基板(6)，相邻两层所述TSV硅基板(6)之间采用多个微凸点(7)连接；每层所述TSV硅基板(6)的上端面设置有腔体，所述腔体中埋设有DDR裸芯片(1)，且所述DDR裸芯片(1)的PAD(2)朝上；每层所述TSV硅基板(6)的过孔(8)或BUMP与其上埋设的DDR裸芯片(1)的PAD(2)通过RDL布线(3)连接。2.根据权利要求1所述的一种基于TSV晶圆重构及多层堆叠的DDR微模组结构，其特征在于，最底层的所述TSV硅基板(6)的下端面设置有焊球(10)。3.根据权利要求1所述的一种基于TSV晶圆重构及多层堆叠的DDR微模组结构，其特征在于，所述TSV硅基板(6)的上端面设置有IPD芯片(11)，且最顶层的所述TSV硅基板(6)与所述IPD芯片(11)之间采用多个微凸点(7)连接。4.根据权利要求1所述的一种基于TSV晶圆重构及多层堆叠的DDR微模组结构，其特征在于，微凸点(7)界面填充有树脂(9)。5.根据权利要求1所述的一种基于TSV晶圆重构及多层堆叠的DDR微模组结构，其特征在于，所述DDR裸芯片(1)的厚度不大于130μm。6.根据权利要求1所述的一种基于TSV晶圆重构及多层堆叠的DDR微模组结构，其特征在于，每层所述TSV硅基板(6)的下端面到其上端面设置的多个微凸点(7)的顶部的距离不大于280μm。7.根...

【专利技术属性】
技术研发人员：匡乃亮，唐磊，赵超，郭雁蓉，刘宗溪，杨巧，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：