一种三维异质集成的可编程芯片结构制造技术

本申请涉及集成芯片技术领域，尤其涉及一种三维异质集成的可编程芯片结构。该可编程芯片结构中，第一芯片中设有第一金属层；第一芯片与第二芯片之间第一芯片一侧的三维异质集成表面上设有第一三维异质集成键合点；第一三维异质集成键合点与第一金属层互连；第二芯片中设有第二金属层；第一芯片与第二芯片之间第二芯片一侧的三维异质集成表面上设有第二三维异质集成键合点；第二三维异质集成键合点与第二金属层互连；第一三维异质集成键合点与第二三维异质集成键合点相接触互连为三维异质集成结构。本申请利用三维异质集成技术，通过半导体金属制程工艺，实现芯片间的层叠互连，在降低可编程芯片结构工作功耗的同时提高了其访问带宽。其访问带宽。其访问带宽。

【技术实现步骤摘要】
一种三维异质集成的可编程芯片结构


[0001]本申请涉及集成芯片
，尤其涉及一种三维异质集成的可编程芯片结构。

技术介绍

[0002]现有的SIP(System In a Package，系统级封装)和MCM(Multichip Module，多芯片模块)等封装工艺中，需要将芯片与其它电路邦定(bonding)到基板(substrate)或硅中介层(interposer)上，通过硅通孔(Through Silicon Via，TSV)互连，形成2.5D封装，实现芯片与其它电路的规模性互连。
[0003]FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)芯片或含eFPGA(Embedded Field Programmable Gate Array，嵌入式现场可编程逻辑门阵列)模块的芯片等可编程芯片结构具有布线资源丰富、可重复编程和集成度高以及投资较低的特点，在数字电路设计领域得到了广泛的应用。目前，FPGA的规模从几万逻辑单元(LE)发展到百万逻辑单元，然而FPGA与其它电路的互连，却受现有封装的限制，互连规模始终停留在一千量级，大大限制了FPGA芯片或含eFPGA模块的芯片在大容量存储应用场景下的访问带宽和工作功耗。
[0004]因此，如何提高可编程芯片结构的访问带宽并降低其工作功耗，是目前亟需解决的技术问题。

技术实现思路

[0005]本申请实施例通过提供一种三维异质集成的可编程芯片结构，以提高可编程芯片结构的访问带宽并降低其工作功耗。<br/>[0006]为实现以上目的，本申请提供以下方案：
[0007]第一方面，本申请实施例提供了一种三维异质集成的可编程芯片结构，所述可编程芯片结构，包括：所述多层芯片中的芯片包括：FPGA芯片、含eFPGA模块的芯片和存储芯片中的一种或多种；
[0008]所述多层芯片设有相邻的第一芯片和第二芯片；
[0009]所述第一芯片中设有第一金属层；所述第一芯片与所述第二芯片之间所述第一芯片一侧的三维异质集成表面上设有第一三维异质集成键合点；所述第一三维异质集成键合点与所述第一金属层互连；
[0010]所述第二芯片中设有第二金属层；所述第一芯片与所述第二芯片之间所述第二芯片一侧的三维异质集成表面上设有第二三维异质集成键合点；所述第二三维异质集成键合点与所述第二金属层互连；
[0011]所述第一三维异质集成键合点与所述第二三维异质集成键合点相接触互连为三维异质集成结构。
[0012]在一种可能的实施例中，所述第一芯片中所述第一金属层上设有第一介质层和第一三维异质集成键合层；其中，所述第一三维异质集成键合点位于所述第一三维异质集成
键合层的表面上；
[0013]所述第二芯片中所述第二金属层上设有第二介质层和第二三维异质集成键合层；其中，所述第二三维异质集成键合点位于所述第二三维异质集成键合层的表面上。
[0014]在一种可能的实施例中，所述多层芯片中第三芯片设置在所述第一芯片上方，且与所述第一芯片相邻设置；
[0015]所述第一芯片中还设有第三金属层；所述第一芯片的衬底的底面上还设有第三介质层和第三三维异质集成键合层；所述第三三维异质集成键合层的表面设有第三三维异质集成键合点；所述第三金属层分别互连所述第三三维异质集成键合点和所述第一金属层；
[0016]所述第三芯片中设有第四金属层；所述第一芯片与所述第三芯片之间所述第三芯片一侧的三维异质集成表面上设有第四三维异质集成键合点；所述第四三维异质集成键合点与所述第四金属层互连；
[0017]所述第三三维异质集成键合点与所述第四三维异质集成键合点相接触互连。
[0018]在一种可能的实施例中，所述第一三维异质集成键合点设置在所述第一芯片的衬底的底面的三维异质集成表面上；
[0019]所述第二芯片中所述第二金属层上设有第二介质层和第二三维异质集成键合层；其中，所述第二三维异质集成键合点位于所述第二三维异质集成键合层的表面上。
[0020]在一种可能的实施例中，所述第一三维异质集成键合点设置在所述第一芯片的衬底的底面的三维异质集成表面上；
[0021]所述第二三维异质集成键合点设置在所述第二芯片的衬底的底面的三维异质集成表面上。
[0022]在一种可能的实施例中，所述多层芯片中第三芯片设置在所述第一芯片上方，且与所述第一芯片相邻设置；
[0023]所述第一芯片中还设有第三金属层；所述第三金属层沿远离所述第一芯片的衬底方向上还设有第三介质层和第三三维异质集成键合层；所述第三三维异质集成键合层的表面设有第三三维异质集成键合点；所述第三金属层分别互连所述第三三维异质集成键合点和所述第一金属层；
[0024]所述第三芯片中设有第四金属层；所述第一芯片与所述第三芯片之间所述第三芯片一侧的三维异质集成表面上设有第四三维异质集成键合点；所述第四三维异质集成键合点与所述第四金属层互连；
[0025]所述第三三维异质集成键合点与所述第四三维异质集成键合点相接触互连。
[0026]在一种可能的实施例中，所述第一芯片中设有第一信号输出端；所述第二芯片中设有第一信号输入端；
[0027]所述第一芯片的公共接地端通过所述三维异质集成结构互连所述第二芯片的公共接地端，形成所述多层芯片的公共接地端；
[0028]所述第一信号输出端通过所述三维异质集成结构互连所述第一信号输入端。
[0029]在一种可能的实施例中，所述第一芯片中设有第一电平转换电路和第二电平转换电路；
[0030]所述第一芯片中所述第一信号输出端经所述第一电平转换电路互连所述第二电平转换电路的输入端；所述第二电平转换电路的输出端通过所述三维异质集成结构互连所
述第一信号输入端；
[0031]所述第一电平转换电路的第一参考电压端互连所述第一芯片的内核电压端；所述第一电平转换电路的第二参考电压端互连所述多层芯片的公共接地端；
[0032]所述第二电平转换电路的第一参考电压端经所述三维异质集成结构互连所述第二芯片的内核电压端；所述第二电平转换电路的第二参考电压端互连所述多层芯片的公共接地端。
[0033]在一种可能的实施例中，所述第二芯片中设有第一电平转换电路和第二电平转换电路；
[0034]所述第一信号输出端经所述三维异质集成结构互连第一电平转换电路的输入端；所述第一电平转换电路的输出端通过所述第二电平转换电路互连所述第一信号输入端；
[0035]所述第一电平转换电路的第一参考电压端经所述三维异质集成结构互连所述第一芯片的内核电压端；所述第一电平转换电路的第二参考电压端经所述三维异质集成结构互连所述多层芯片的公共接地端；
[0036]所述第二电平转换电路的第一参考电压端互连所述第二芯片的内核电压端；所述第二电平转换电路的第二参考电压端互连所述多层芯片的公共接地端。
[0037]在一种可能的实施例中，所述多层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维异质集成的可编程芯片结构，其特征在于，所述可编程芯片结构，包括：层叠连接的多层芯片；所述多层芯片中的芯片包括：FPGA芯片、含eFPGA模块的芯片和存储芯片中的一种或多种；所述多层芯片设有相邻的第一芯片和第二芯片；所述第一芯片中设有第一金属层；所述第一芯片与所述第二芯片之间所述第一芯片一侧的三维异质集成表面上设有第一三维异质集成键合点；所述第一三维异质集成键合点与所述第一金属层互连；所述第二芯片中设有第二金属层；所述第一芯片与所述第二芯片之间所述第二芯片一侧的三维异质集成表面上设有第二三维异质集成键合点；所述第二三维异质集成键合点与所述第二金属层互连；所述第一三维异质集成键合点与所述第二三维异质集成键合点相接触互连为三维异质集成结构。2.根据权利要求1所述的可编程芯片结构，其特征在于，所述第一芯片中所述第一金属层上设有第一介质层和第一三维异质集成键合层；其中，所述第一三维异质集成键合点位于所述第一三维异质集成键合层的表面上；所述第二芯片中所述第二金属层上设有第二介质层和第二三维异质集成键合层；其中，所述第二三维异质集成键合点位于所述第二三维异质集成键合层的表面上。3.根据权利要求2所述的可编程芯片结构，其特征在于，所述多层芯片中第三芯片设置在所述第一芯片上方，且与所述第一芯片相邻设置；所述第一芯片中还设有第三金属层；所述第一芯片的衬底的底面上还设有第三介质层和第三三维异质集成键合层；所述第三三维异质集成键合层的表面设有第三三维异质集成键合点；所述第三金属层分别互连所述第三三维异质集成键合点和所述第一金属层；所述第三芯片中设有第四金属层；所述第一芯片与所述第三芯片之间所述第三芯片一侧的三维异质集成表面上设有第四三维异质集成键合点；所述第四三维异质集成键合点与所述第四金属层互连；所述第三三维异质集成键合点与所述第四三维异质集成键合点相接触互连。4.根据权利要求1所述的可编程芯片结构，其特征在于，所述第一三维异质集成键合点设置在所述第一芯片的衬底的底面的三维异质集成表面上；所述第二芯片中所述第二金属层上设有第二介质层和第二三维异质集成键合层；其中，所述第二三维异质集成键合点位于所述第二三维异质集成键合层的表面上。5.根据权利要求1所述的可编程芯片结构，其特征在于，所述第一三维异质集成键合点设置在所述第一芯片的衬底的底面的三维异质集成表面上；所述第二三维异质集成键合点设置在所述第二芯片的衬底的底面的三维异质集成表面上。6.根据权利要求4或5所述的可编程芯片结构，其特征在于，所述多层芯片中第三芯片设置在所述第一芯片上方，且与所述第一芯片相邻设置；所述第一芯片中还设有第三金属层；所述第三金属层沿远离所述第一芯片的衬底方向上还设有第三介质层和第三三维异质集成键合层；所述第三三维异质集成键合层的表面设有第三三维异质集成键合点；所述第三金属层分别互连所述第三三维异质集成键合点和所
...

【专利技术属性】
技术研发人员：左丰国，周骏，郭一欣，吴勇，任奇伟，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：新型
国别省市：