三维堆叠半导体组合件及其制造方法技术

本文公开半导体装置封装及相关联组合件。在一些实施例中，所述半导体装置封装包含：衬底，其具有第一侧及与所述第一侧相对的第二侧；第一金属化层，其位于所述衬底的所述第一侧处；及第二金属化层，其在所述衬底中且电耦合到所述第一金属化层。所述半导体装置封装进一步包含：金属凸块，其电耦合到所述第一金属化层；及凹槽，其形成于所述衬底的所述第二侧处且与所述金属凸块对准。所述凹槽暴露所述第二金属化层的部分且使所述部分能够电耦合到另一半导体装置封装。另一半导体装置封装。另一半导体装置封装。

【技术实现步骤摘要】
【国外来华专利技术】三维堆叠半导体组合件及其制造方法


[0001]本专利技术技术涉及其中具有可堆叠半导体封装的半导体组合件。更具体来说，本专利技术技术的一些实施例涉及通过三维堆叠(3DS)工艺制造的半导体组合件。在此类实施例中，半导体封装在不使用硅穿孔(TSV)的情况下直接地电耦合到彼此。

技术介绍

[0002]包含存储器芯片、微处理器芯片、逻辑芯片及成像器芯片的封装半导体裸片通常包含安装在衬底上且包覆在塑料保护性覆盖物中的半导体裸片。个别半导体裸片可包含功能特征，例如存储器单元、处理器电路、成像器装置及其它电路系统，以及电连接到功能特征的接合焊盘。半导体制造商不断地减小裸片封装的大小以适合装入电子装置的空间约束内。用于增加半导体封装的处理功率的一个方法是在单个封装中在彼此的顶部上竖直地堆叠多个半导体裸片。在此类竖直堆叠封装中的裸片可通过使用TSV电互连。使用TSV的一个缺点在于它需要多个步骤来形成TSV，且这些步骤中的一些(例如，光刻工艺)可能耗时且昂贵。
附图说明
[0003]参考附图可更好地理解本专利技术技术的许多方面。附图中的组件不一定按比本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置封装，其包括：衬底，其具有第一侧及与所述第一侧相对的第二侧；第一金属化层，其位于所述衬底的所述第一侧处；第二金属化层，其在所述衬底中且电耦合到所述第一金属化层；金属凸块，其电耦合到所述第一金属化层；及凹槽，其形成于所述衬底的所述第二侧处且与所述金属凸块对准，所述凹槽暴露所述第二金属化层的部分。2.根据权利要求1所述的半导体装置封装，其中所述衬底具有不超过15μm的深度。3.根据权利要求1所述的半导体装置封装，其中所述衬底具有不超过10μm的深度。4.根据权利要求1所述的半导体装置封装，其中所述衬底具有不超过5μm的深度。5.根据权利要求1所述的半导体装置封装，其中所述半导体装置封装是第一半导体装置封装，并且其中所述金属凸块经配置以电耦合到第二半导体装置封装，而不使用硅穿孔(TSV)。6.根据权利要求1所述的半导体装置封装，其中所述半导体装置封装是第一半导体装置封装，并且其中所述金属凸块是第一金属凸块，并且其中所述第二金属化层的所述部分经配置以电耦合到第二半导体装置封装，而不使用TSV。7.根据权利要求1所述的半导体装置封装，其进一步包括位于所述衬底的所述第一侧处的钝化层。8.根据权利要求1所述的半导体装置封装，其进一步包括形成于所述衬底的所述第二侧处的介电层。9.根据权利要求1所述的半导体装置封装，其中所述金属凸块包含铟金属凸块。10.根据权利要求1所述的半导体装置封装，其进一步包括邻近于所述衬底的所述第二侧处的所述第二金属化层定位的阻挡层。11.根据权利要求10所述的半导体装置封装，其中所述阻挡层包含钽。12.根据权利要求1所述的半导体装置封装，其中所述第一金属化层包含铝。13.根据权利要求1所述的半导体装置封装，其中所述第二金属化层包含铜。14.根据权利要求1所述的半导体装置封装，其进一步包括位于所述第一及第二金属化层之间且电耦合到所述第一及第二金属化层的第三第二金属化层。15.根据权利要求14所述的半导体装置封装，其...

【专利技术属性】
技术研发人员：O，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：