静态随机存取存储器(SRAM)制造技术

一种具有成对的垂直双栅ＣＭＯＳ晶体管的半导体本体。绝缘层水平延伸在半导体本体表面下方，此绝缘层被排列在成对晶体管下方。晶体管与其它的这种晶体管一起被安排形成同步动态随机存取存储器（ＳＲＡＭ）阵列。此阵列包括排列成行和列的多个ＳＲＡＭ单元，每一个单元具有连接到字线接触的字线，此字线接触被单元中相邻的４个单元共用。一个单元具有多个安排来提供ＳＲＡＭ电路的电互连的ＭＯＳ晶体管，每一个单元具有ＶＤＤ接触和ＶＳＳ接触，这种接触中的一个被排列在每一个单元的中心，而另一个接触被相邻的４个单元共用。每一个单元具有接触中的一个公共接触和排列在单元周边角落区的字线接触。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】专利技术的背景本专利技术一般涉及到随机存取存储器，更确切地说是涉及到静态随机存取存储器(SRAM)。如本技术所知，SRAM有宽广的应用范围。所希望的是使用来制作这种SRAM的表面积最小化。专利技术的概述根据本专利技术的一个实施方案，提供了一种由SRAM单元组成的阵列。每个单元具有多个被电互连的MOS晶体管。每个单元具有VDD接触和VSS接触。这些接触之一被排列在各个单元内的中心，而其它的接触被4个邻近的单元共用。根据另一个实施方案，每个单元具有接触中的一个公共接触和排列在单元周边角落区的字线接触。根据另一个实施方案，提供了一种在半导体本体中制作晶体管的方法。此方法包括在半导体本体的水平表面部分上制作具有预定垂直厚度的材料层。用此材料层作为掩模，将沟槽腐蚀进入到半导体本体的未被掩蔽的部分中。在被材料层掩蔽的半导体本体部分中制作源区、漏区和栅沟道区。根据另一个实施方案，栅绝缘体被制作在沟槽的侧壁上。而且，栅导体被制作在沟槽中。根据另一个实施方案，提供了一种在半导体本体中制作晶体管的方法。此方法包括在半导体本体的水平表面部分上制作具有预定垂直厚度的材料层。用此材料层作为掩模，将沟槽进入到半导体本体的未被掩蔽的部分中。在被材料层掩蔽的半导体本体的半导体部分的表面部分中，按垂直关系制作源区、漏区和栅沟道区。栅导体被制作在栅沟道区的反侧上。根据另一个实施方案，提供了一种在半导体本体中制作晶体管的方法。此方法包括沿半导体本体的水平表面对覆盖材料进行图形化，以提供具有垂直延伸侧壁部分的这种材料。具有预定厚度的材料层被共形淀积在覆盖材料的水平表面上以及覆盖材料的垂直延伸侧壁部分上，以提供这一材料层的垂直延伸部分。材料层被各向异性腐蚀，以清除淀积在覆盖材料水平表面部分上的这一材料部分，同时保留这一材料层的垂直延伸部分。用此材料层的垂直延伸部分作为掩模，将沟槽腐蚀进入到半导体本体的未被掩蔽的部分中。在被材料层的垂直延伸部分掩蔽的半导体本体部分中，制作源区、漏区和栅沟道区。根据另一个实施方案，此晶体管与其它的这种晶体管一起，被排列组成同步动态随机存取存储器(SRAM)阵列。此阵列包括多个排列成行和列的SRAM单元，每个单元具有连接到字线接触的字线。字线接触被单元中4个邻近的单元共用。单元之一有多个电互连的MOS晶体管，以提供SRAM电路。每个单元具有VDD接触和VSS接触。这些接触之一被排列在各个单元内的中心，而接触的另一个被4个邻近的单元共用。每个单元具有接触中的一个公共接触和排列在单元周边角落区的字线接触。附图的简要说明从结合附图的下列详细描述中，本专利技术的这些和其它的特点将变得更为明显，其中附图说明图1是根据本专利技术的半导体本体在其一个制造阶段中的平面图；图2A是图1的半导体本体沿图1中2A-2A线的剖面图；图3A是图1的半导体本体沿图1中3A-3A线的剖面图，稍带一点透视图；图2B-2E、2E’、2E”、2E、2E””、2F-2P、2P’、2P”、2Q-2S是根据本专利技术的图2A的本体在其各个制造阶段中的平面图；图3A-3D和3N是根据本专利技术的图3A的本体在其各个制造阶段的剖面图，图3A、3B、3C、3D和3N处于对应于图2A-2D和2N的阶段；图4是SRAM单元的示意图；图5A-5B和5F-5G是根据本专利技术的图1的半导体本体中的图4的SRAM单元在其各个制造阶段中的平面图；图5C、5D和5E是图4的SRAM单元沿图5B中5C-5C、5D-5D和5E-5E线的剖面图；图6是图4和5A-5E的单元组成的阵列一部分的平面图。优选实施方案的描述现参照图1、2A和3A，沿单晶半导体衬底的平坦水平表面中的线11，制作浅沟槽隔离(STI)介电区10(图3A)。此处的衬底是p型传导率掺硼的硅本体14。此处，采用任何常规技术，用二氧化硅来填充STI区10的浅沟槽。STI区10从而在硅本体14中勾画出有源区12，此处在线11之间的宽度约为320纳米(nm)。然后用厚度约为80nm的第一氮化硅层20覆盖有源区12。在第一氮化硅层22上，相继淀积厚度为20nm的第二氮化硅层22和厚度为320nm的更厚的二氧化硅层24。在二氧化硅层24上制作栅导体掩模26，此处是用常规的光刻方法图形化成具有宽度约为320nm的窗口28的光抗蚀剂层。用图形化的光抗蚀剂层26作为掩模，被窗口28暴露的二氧化硅层24部分，被各向异性腐蚀(例如用反应离子刻蚀RIE工艺)，从而暴露下方第二氮化硅层22的表面部分。如图2A和3A所示，第二氮化硅层22的暴露部分，被各向异性腐蚀(例如用反应离子刻蚀RIE工艺)，从而暴露下方第一氮化硅层20的表面部分。然后清除光抗蚀剂层26。要指出的是，RIE工艺组成了一个由图形化的二氧化硅层24与第二氮化硅层22构成的复合掩模21。于是，复合掩模21提供了掩模，它具有一对水平分隔开的对立的垂直延伸侧壁30的窗口28。而且，窗口28暴露第一氮化硅层20的一部分，且这一掩模覆盖第一氮化硅层20的未开窗口的部分。现参照图2B和3B，牺牲材料层32，此处是多晶硅，被共形淀积在复合掩模21上。多晶硅层32被淀积成预定的均匀厚度，此处约为20nm。氮化硅层34被共形淀积在多晶硅层32上。氮化硅层34被淀积成预定的均匀厚度，此处约为20nm。从图3B指出的是，这些多晶硅层和氮化硅层32和34，分别延伸于STI二氧化硅区域10上。接着，用RIE工艺来清除氮化硅层34的水平排列部分，下方多晶硅层32的水平部分随后留下氮化硅层34的垂直延伸部分以及多晶硅层32的垂直延伸部分。要指出的是，氮化硅层34和多晶硅层32二者的上表面都被暴露。接着，为了避免氮化硅层34凹陷，采用各向异性腐蚀(例如反应离子刻蚀(RIE))，选择性地清除多晶硅层32的垂直延伸部分，以便产生图2C和3C所示的结构。首先要指出的是，多晶硅层32部分保留在垂直氮化硅层即间隔34下面。于是，在二氧化硅层24/氮化硅层22的侧壁与氮化硅间隔34之间形成窄缝35。每个窄缝35的宽度基本上与牺牲多晶硅层32的厚度相同(图2B和3B)。接着要指出的是，窄缝35的宽度小于各个氮化硅间隔34之间的间距37。还要指出的是，各个窄缝35位于窗 28的侧壁(图2A和3A)与氮化硅间隔34的垂直延伸部分之间。如图2C和3C所示，氮化硅间隔34之间的窄缝35和间距37暴露了第一氮化硅层20的表面部分40。接着，使图2B和3C所示的结构与各向异性腐蚀剂接触，此各向异性腐蚀剂对二氧化硅的腐蚀速率明显地高于对氮化硅的腐蚀速率(例如，此处的比率是4∶1)。此处腐蚀剂的化学组成是例如氟化碳(例如CHF3+N2+O2)。在第一氮化硅层20的暴露部分被腐蚀穿，从而暴露下方的硅衬底1 4的表面部分42之后，腐蚀就停止(图2D和3D)。得到的结构被示于图2D和3D。要指出的是，此腐蚀工艺被用来(a)在第一氮化硅层20中形成一对水平分隔开的垂直延伸的氮化硅棒44(图2D)，这些棒44位于排列在氮化硅间隔34的成对的垂直延伸部分下方的第一氮化硅层20区域中(图2C)；(b)清除排列在窄缝35下方的第一氮化硅层20部分(图2C)，从而暴露下方排列在窄缝35下面的硅半导体本体14的表面部分42(图2D)；(c)清除二氧化硅层24(图2C)和下本文档来自技高网...

【技术保护点】
一种ＳＲＡＭ单元，它包含： 半导体本体； 垂直延伸在半导体本体内的多个电互连的成对双栅ＣＭＯＳ晶体管。

【技术特征摘要】
【国外来华专利技术】US 1999-4-30 09/302,7571.一种SRAM单元，它包含半导体本体；垂直延伸在半导体本体内的多个电互连的成对双栅CMOS晶体管。2.一种SRAM单元，它包含半导体本体；多个电互连的成对双栅CMOS晶体管，每一个晶体管具有其垂直延伸在半导体本体内的源、漏、和栅沟道。3.一种SRAM阵列，它包含多个排列成行和列的SRAM单元，每一个单元具有连接到字线接触的字线，此字线接触被相邻的4个单元共用。4.一种SRAM阵列，它包含多个排列成行和列的SRAM单元，每一个单元具有多个安排来提供SRAM电路的电互连的MOS晶体管，每一个单元具有VDD接触和VSS接触，这种接触中的一个被排列在每一个单元的中心，而另一个接触被单元中相邻的4个单元共用。5.权利要求4所述的SRAM阵列，其中每一个单元具有连接到字线接触的字线，此字线接触被单元中相邻的4个单元共用。6.权利要求5所述的SRAM阵列，其中每一个单元具有所述接触中的一个公共接触和排列在单元周边角落区的字线接触。7.一种SRAM阵列，它包含多个排列成行和列的SRAM单元，每一个单元具有多个安排来提供SRAM电路的电互连的MOS晶体管，每一个单元具有VDD接触和VSS接触，这种接触中的一个被成对的晶体管共用。8.权利要求7所述的SRAM阵列，其中一个被成对晶体管共用的接触，被置于在单元的中心。9.一种SRAM单元，它包含多个电互连的MOS晶体管，这种晶体管...

【专利技术属性】
技术研发人员：T舒尔茨，G恩德尔斯，L里施，D维德曼，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]