一种半导体器件，其特征在于，具备在半导体基片上以规定的间隔形成的多个第１布线层，埋入所述多个第１布线层、且具有到达所述第１布线层的开口部的第１绝缘膜，以及填入所述第１绝缘膜的开口部内、且与所述第１布线层接触的导电性插头；在所述第１绝缘膜的所述第１布线层与所述导电性插头的接触面附近的第１区域，通过选择性地注入杂质，对所述第１绝缘膜的第１区域进行有选择地改性。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及，尤其涉及含有多个布线层的。
技术介绍
近年来，随着半导体器件的微细化的进展，布线宽度的减少引起电阻增加，随着布线间距的减少邻接的布线间的寄生电容的增加变得显著，因此布线延迟变大，为此，降低在半导体器件内部的布线延迟变成使半导体器件高速动作上重要因素。该布线延迟的延迟时间由布线的电阻成分和寄生电容成分决定。从而，为降低布线延迟，作为布线材料采用铜(Cu)等降低布线电阻的同时，作为对各布线间绝缘的绝缘膜采用低介电常数的材料降低布线间电容是有效的。以往，作为对各布线间绝缘的绝缘膜使用的低介电常数材料，例如知道有机SOG(玻璃自旋)膜。这种有机SOG膜是将含有有机官能基的硅化合物为单体，使其聚合得到的二氧化硅为主要成分的绝缘膜。低介电常数的有机SOG膜作为对各布线层绝缘的绝缘膜使用，能够降低布线层间电容，因此布线延迟得到改善。图10～图12是以往的有机SOG膜作为各布线层间的绝缘膜使用的半导体器件的制造方法说明用的剖面图。作为以往的半导体器件的制造方法，首先如图10的示，在于半导体基片100上形成的层间绝缘膜101上，以隔开规定的间隔形成多个的下层布线102。并形成硅氧化膜103，以覆盖层间绝缘膜101和下层布线102.。之后在硅氧化膜103上面用涂敷法形成填入下层布线102间的同时，上面顺利形成平坦化的有机SOG膜104。接着，如图11所示，有机SOG膜104上堆积硅氧化膜106后，用CMP(化学研磨)法研磨硅氧化膜106的上面，形成平坦化。接着，如图12所示，用普通光刻法技术和各向异性腐蚀技术在有机SOG膜104及硅氧化膜106上形成达到下层布线102的上面的接触孔108。而且，在接触孔108内填入钨(W)、铜(Cu)、或铝(Al)等金属材料后，用CMP法或反复腐蚀法等使金属材料的表面形成平坦化，便形成插头109。图12所示的以往的构造中，是低介电常数材料的有机SOG104填入下层布线102间，减少相邻的下层布线102间的电容。有机SOG膜104密度低，基本上有易吸收水分的性质，而且，有机SOG膜104对等离子耐性低。因此，形成插孔108之际用作掩膜的保护膜(未图示)，用等离子腐蚀法的研磨处理除去之际，在插入孔108内的有机SOG膜104露出面上有所谓有机SOG膜104的有机成分脱离的故障。而且，有机成分脱离的有机SOG104露出面吸收水分活泼，导致水分被有机SOG104露出面吸收。这种场合，在插入孔108内形成与下层布线102连接的插头109之际，由于从有机SOG膜104露出部分放出水，因而，有因该放出的水分而发生在插头109中形成空洞的所谓电气通路受阻现象的故障。而且，由于这种电气通路受阻现象产生插头109空洞，这种插头109的电阻值升高，或发生断路故障等故障情况。以往，为了解决前述的故障，提出通过离子注入有机SOG膜，将有机SOG膜含有的有机成分分解形成高密度化的技术提案。例如，日本特许第305717号公报、日本特许第2975934号公报、特开平9-312339号公报等所公开的。通过这样分解有机成分形成高密度化而使有机SOG膜被改性。图13～图16是将以往的改性的有机SOG膜用作作各布线层间的绝缘膜的半导体器件的制造工艺说明用剖视图。作为这以往提案的半导体器件的制造工艺，首先如图13所示，在半导体基片110上所形成的层间绝缘膜111上，隔规定的间隔形成多个下层布线112。而且，形成硅氧化膜113，以覆盖下层布线112及层间绝缘膜111。在该硅氧化膜113上埋入相邻的下层布线112间，同时，用涂敷法形成上面平坦化的有机SOG膜114。之后如图14所示，将杂质以离子注入有机SOG膜114里，形成改性的有机SOG膜(改性SOG膜)115。改性SOG膜115由注入杂质的离子使有机成分分解，因而达到高密度化。接着，如图15所示，在改性SOG膜115上形成硅氧化膜116后，用CMP法研磨硅氧化膜116的上面，达到平坦化。而且，如图16所示，用普通的化学光刻技术或各向异性蚀刻技术，在硅氧化膜116及改性SOG膜115形成达到下层布线112上面的插入孔118。将W、Cu、或Al等金属材料填入该插入孔118内后，用CMP法或反复腐蚀法等使那些金属材料表面达到平坦化，形成针形接头119。用图16所示的以往的提案的制造方法形成的构造中，使用对有机SOG膜114改性而得到高密度化的改性SOG膜115，则插入孔118内露出难以吸收水分的改性SOG膜115，插头119形成时，水分从插入孔118内露出的改性SOG膜115放出受到抑制。因此，抑制插入孔118内的插头119的电阻值上升，断路故障等发生成为可能。可是，若利用注入离子等对有机SOG膜114改性，形成改性SOG膜115，则有有机SOG膜114原有的介电常数增大的问题。这种场合，将改性SOG膜115用作作相邻的下层布线112间的绝缘膜时，与图12所示的有机SOG膜104用作相邻的下层布线102间的绝缘膜时相比，存在布线间寄生电容的降低效果变小的问题。其结果有布线延迟的改善效果变小的问题。
技术实现思路
本专利技术的一个目的在于提供能够一面减少相邻的布线层间电容，一面抑制因绝缘膜放出水分而使导电性插头的电阻值升高、断路故障等的半导体器件。本专利技术的另一目的是提供能够一面减少相邻的布线层间电容，一面抑制因绝缘膜放出水分而使导电性插头的电阻值升高、断路故障等的半导体器件的制造方法。本专利技术1的半导体器件具备以规定间隔在半导体基片上形成的多个第1布线层，埋入多个第1布线层、且具有到达第1布线层的开口部的第1绝缘膜，以及填入第1绝缘膜的开口部内、且与第1布线层接触的导电性插头。而且，通过在第1绝缘膜的第1布线层与导电性插头的接触面附近的第1区域有选择地注入杂质，对第1绝缘膜的第1区域进行选择性改性。如前所述，该本专利技术1的半导体器件中，通过在第1绝缘膜的第1布线层和导电性插头的接触面附近的第1区域有选择地注入杂质对第1绝缘膜的第1区域实施选择性改性，因此若采用介电常数小的绝缘膜作为第1绝缘膜，则利用第1绝缘膜的介电常数小的部分，边减少相邻的第1布线层间的电容，边使第1绝缘膜得到改性的第1区域，能够抑制起因于来自第1绝缘膜的水分放出的导电性插头的电阻升高和断路故障等。前述本专利技术1的半导体器件中，较好的是导电性插头形成于第1布线层的上表面并与其接触，第1绝缘膜包括在第1布线层与导电性插头的接触面附近被改性的第1区域及第1区域以外的未改性的第2区域，第1绝缘膜的第1区域与第2区域的界面位于相对于第1布线层的上表面的下方。如果形成这样的构造，则确实能够抑制起因于来自第1绝缘膜的水分放出而使导电性插头的电阻值升高和断路故障等情况。前述本专利技术1的半导体器件中，第1绝缘膜也可与第1布线层直接接触。若形成这样的构成，与使介电常数比第1绝缘膜大的其他绝缘膜介于第1布线层与第1绝缘膜之间的场合相比，能够更加减少相邻的第1布线层间的电容。前述本专利技术1的半导体器件中，还可具备介于第1绝缘膜和第1布线层之间、且粘附性比第1绝缘膜优异的第2绝缘膜。若形成这样的结构，则能够利用第2绝缘膜改善第1绝缘膜与第1布线层的粘附性。前述本专利技术1的半导体器件中，有选择地注入第1绝缘膜的杂质是硼。若形成这样的本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，其特征在于，具备在半导体基片上以规定的间隔形成的多个第1布线层，埋入所述多个第1布线层、且具有到达所述第1布线层的开口部的第1绝缘膜，以及填入所述第1绝缘膜的开口部内、且与所述第1布线层接触的导电性插头；在所述第1绝缘膜的所述第1布线层与所述导电性插头的接触面附近的第1区域，通过选择性地注入杂质，对所述第1绝缘膜的第1区域进行有选择地改性。2.如权利要求1所述的半导体器件，其特征还在于，所述导电性插头形成于第1布线层的上表面并与其接触，所述第1绝缘膜包括在所述第1布线层与所述导电性插头的接触面附近被改性的所述第1区域及所述第1区域以外的未改性的第2区域，所述第1绝缘膜的第1区域与第2区域的界面位于相对于第1布线层上表面的下方。3.如权利要求1所述的半导体器件，其特征还在于，所述第1绝缘膜与所述第1布线层直接接触。4.如权利要求1所述的半导体器件，其特征还在于，在所述第1绝缘膜与所述第1布线层间还具备粘附性优于所述第1绝缘膜的第2绝缘膜。5.如权利要求1所述的半导体器件，其特征还在于，选择性地注入所述第1绝缘膜的杂质是硼。6.如权利要求1所述的半导体器件，其特征还在于，所述第1绝缘膜中包含有机SOG膜。7.如权利要求1所述的半导体器件，其特征还在于，所述第1绝缘膜的上表面实质上是平坦的。8.如权利要求1所述的半导体器件，其特征还在于，所述第1布线层与形成于所述半导体基片上的层间绝缘膜的上表面接触。9.如权利要求1所述的半导体器件，其特征还在于，还具备形成于所述导电性插头的上表面且与其接触的第2布线层。10.如权利要求1所述的半导体器件，其特征还在于，所述第1绝缘膜的开口部使所述第1布线层的上表面和侧面露出，同时使位于所述第1绝缘膜的经过改性的第1区域以下的区域露出，在位于露出在所述开口部内的所述第1区域以下的所述第1绝缘膜区域形成改性区域。11.一种半导体器件的制造方法，其特征在于，具备在半导体基片上隔开规定的间隔形成多个第1布线层的工序；用涂敷法埋入所述多个第1布线层形成第1绝缘膜的工序；在所述第1绝缘膜形成到达所述第1布线层的开口部的工序；形成填入所述第1绝缘膜的开口部内、且与所述第1布线层接触的导电性插头的工序；在所述第1绝缘膜形成后所述导电性插头形成前，在位于所述第1绝缘膜的所述第1布线层与所述导电性插头的接触面附近的第1区域有选择地导入杂质对所述第1绝缘膜的第1区域有选择地进行改性的工序。12.如权利要求11所述的半导体器件的...
【专利技术属性】
技术研发人员：松原直辉，水原秀树，后藤隆，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。