分离栅极式快闪存储器及其制造方法技术

本发明专利技术涉及一种分离栅极式快闪存储器，包括：一基底、一隧穿介电层、一浮置栅极、一栅极间介电层以及一控制栅极。其中，隧穿介电层设置于具有一源／漏极区的基底上。浮置栅极设置于隧穿介电层上，且浮置栅极的底角为锐角。栅极间介电层设置于浮置栅极上。控制栅极设置于栅极间介电层上。再者，此存储器还包括：设置于控制栅极上的上盖绝缘层、设置于控制栅极及浮置栅极侧壁的介电间隔部、相邻于介电间隔部且与该源／漏极区连接的插塞以及设置于基底、上盖绝缘层及插塞上方的选择栅极，且分别与基底及插塞绝缘。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种快闪存储器及其制造方法，特别是有关于一种分离栅极式快闪存储器(split gate flash也称闪存)及其制造方法，以改善写入及抹除速度。为了解决过度抹除的问题，有所谓的分离栅极式快闪存储器构造被提出，其中每一个存储单元由一个浮置栅极晶体管和一个加强型隔离晶体管串联而成。如此，即使浮置栅极晶体管发生过度抹除的现象，晶体管仍能使整个存储单元保持关闭的状态，维持组件应有的特性。附图说明图1绘示出传统分离栅极式快闪存储器的剖面示意图。标号100一硅基底基底100中具有源/漏极区105且在基底100上依序堆栈有一隧穿介电层102、一浮置栅极104、一栅极间介电层106、一控制栅极108及一上盖绝缘层110。一介电间隔部112(spacer)设置于浮置栅极104及控制栅极108的侧壁。作为位线(bit line)的插塞116连接于源/漏极区105并利用介电间隔部112而分别与浮置栅极104及控制栅极108作绝缘隔离。标号118为一选择栅极，设置于基底100、上盖绝缘层110及插塞116上方，并利用氧化层114及120分别与基底100及插塞116作绝缘隔离。接下来，请参本文档来自技高网...

【技术保护点】
一种分离栅极式快闪存储器，其特征在于，包括： 一基底，该基底中具有一源／漏极区； 一隧穿介电层，设置于该基底上； 一浮置栅极，设置于该隧穿介电层上，该浮置栅极的底角为锐角； 一栅极间介电层，设置于该浮置栅极上；以及 一控制栅极，设置于该栅极间介电层上。

【技术特征摘要】
1.一种分离栅极式快闪存储器，其特征在于，包括一基底，该基底中具有一源/漏极区；一隧穿介电层，设置于该基底上；一浮置栅极，设置于该隧穿介电层上，该浮置栅极的底角为锐角；一栅极间介电层，设置于该浮置栅极上；以及一控制栅极，设置于该栅极间介电层上。2.如权利要求1所述的分离栅极式快闪存储器，其特征在于，还包括一上盖绝缘层，设置于该控制栅极上；一介电间隔部，设置于该控制栅极及该浮置栅极侧壁；以及一插塞，相邻于该介电间隔部且与该源/漏极区连接。3.如权利要求2所述的分离栅极式快闪存储器，其特征在于，还包括一选择栅极，设置于该基底、该上盖绝缘层及该插塞上方，且分别与该基底及该插塞绝缘。4.如权利要求1所述的分离栅极式快闪存储器，其特征在于，该浮置栅极的剖面为一梯形。5.一种分离栅极式快闪存储器的制造方法，其特征在于，包括下列步骤提供一基底，该基底上依序形成有一第一绝缘层、一第一导电层、一第二绝缘层、一第二...

【专利技术属性】
技术研发人员：谢佳达，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]