半导体衬底和半导体器件及其制造方法技术

一种半导体衬底，　　　　其包括：　　　　具有相对的第１主表面和第２主表面的第１导电型的衬底；　　　　　基于杂质扩散在上述第１主表面内形成的、与上述第１导电型不同的第２导电型的杂质扩散层；　　　　基于杂质扩散在上述第２主表面内局部形成、具有抵达上述杂质扩散层的底面、从平面上看包围上述衬底的上述第１导电型的一部分的上述第２导电型的杂质扩散区，　　　　被上述杂质扩散区包围的部分被规定为元件形成区。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用于功率半导体器件的半导体衬底及其制造方法和采用该半导体衬底的半导体器件及其制造方法。
技术介绍
近几年提出了三相电压源由双向开关直接进行开关的方式的、所谓被称为AC矩阵转换器的功率电路。并且，作为被用于AC矩阵转换器的双向开关，要求有双向耐压的功率装置。作为其一，已发表了可在双向保持耐压的IGBT(参照非专利文献1)。而且，通过照射氦或质子来形成局域寿命区的技术已经在下记专利文献1被披露。M.Takei，Y.Harada，and K.Ueno，600V-IGBT with ReverseBlocking Capability、Proceedings of 2001 InternationalSymposium on Power Semiconductor Devices & ICs，Osaka。特开2002-76017号公报但是，在上述文献1记载的IGBT中，通过将称为台面结构的沟槽从衬底表面一直开掘到集电极P层，在沟槽的内部形成用于减缓电场的物质来保持耐压。虽然在已有的双向可控硅等中也采用了此方法，但其存在可靠性低的问题。而且，在上述文献2虽然氦本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体衬底，其包括具有相对的第1主表面和第2主表面的第1导电型的衬底；基于杂质扩散在上述第1主表面内形成的、与上述第1导电型不同的第2导电型的杂质扩散层；基于杂质扩散在上述第2主表面内局部形成、具有抵达上述杂质扩散层的底面、从平面上看包围上述衬底的上述第1导电型的一部分的上述第2导电型的杂质扩散区，被上述杂质扩散区包围的部分被规定为元件形成区。2.权利要求1所述的半导体衬底，其中上述杂质扩散层的厚度约等于从上述第2主表面算起的上述杂质扩散区的深度。3.权利要求1所述的半导体衬底，其中从上述第1主表面向上述衬底的内部方向的上述杂质扩散层的杂质浓度分布与从上述第2主表面向上述衬底的内部方向的上述杂质扩散区的杂质浓度分布大致相同。4.权利要求1所述的半导体衬底，其中上述杂质扩散层的厚度比从上述第2主表面算起的上述杂质扩散区的深度薄。5.一种半导体器件，其包括包含(a)具有相对的第1主表面和第2主表面的第1导电型的衬底，(b)基于杂质扩散在上述第1主表面内形成的、与上述第1导电型不同的第2导电型的杂质扩散层，以及(c)基于杂质扩散在上述第2主表面内局部形成、具有抵达上述杂质扩散层的底面、从平面上看包围上述衬底的上述第1导电型的一部分的上述第2导电型的杂质扩散区，被上述杂质扩散区包围的部分被规定为元件形成区的半导体衬底；在上述元件形成区内，在上述第2主表面内局部形成的上述第2导电型的第1杂质区。6.权利要求5所述的半导体器件，其还包括在上述第1杂质区内、在上述第2主表面内局部形成的上述第1导电型的第2杂质区，上述第1杂质区作为晶体管的基极发挥作用，上述第2杂质区作为上述晶体管的发射极发挥作用，上述杂质扩散层作为上述晶体管的集电极发挥作用。7.权利要求6所述的半导体器件，其还包括在位于上述第2杂质区与上述衬底的上述第1导电型的部分之间的上述第1杂质区的上方，夹着栅极绝缘膜在上述第2主表面上形成的栅电极。8.权利要求6所述的半导体器件，其还包括在上述衬底的上述第1导电型的部分内形成的局域寿命区。9.权利要求8所述的半导体器件，其中上述局域寿命区具有通过在上述衬底的上述第1导电型的部分膜厚方向的大致中央区注入质子而形成的第1局域寿命区。10.权利要求9所述的半导体器件，其中上述局域寿命区还具有通过在比上述第1局域寿命区更靠近上述杂质扩散层一侧注入质子而形成的第2局域寿命区。11.一种半导体衬底的制造方法，包括(a)准备具有相对的第1主表面和第2主表面的第1导电型的衬底的工序；(b)通过从上述第1主表面向上述衬底内扩散第1杂质，来形成与上述第1导电型不同的第2导电型的杂质扩散层的工序；(c)通过从上述第2主表面的一部分向上述衬底内扩散第2杂质，来形成具有抵达上述杂质扩散层的底面、从平面上看包围上述衬底的上述第1导电型的一部分的上述第2导电型的杂质扩散区的工序，被上述杂质扩散区包围的部分被规定为元件形成区。12.权利要求11所述的半导体衬底的制造方法，其中上述工序(b)包括(b-1)在上述第1主表面上形成含有上述第1杂质的膜的工序；(b-2)使上述第1杂质从上述膜向上述衬底内扩散的工序。13.权利要求11所述的半导体衬底的制造方法，其中上述工序(c)包括(c-1)在上述第2主表面上局部形成第1膜的工序；(c-2)以覆盖上述第1膜的方式在上述第2主表面上形成含有上述第2杂质的第2膜的工序；(c-3)使上述第2杂质从上述第2膜向上述衬底内扩散的工序。14.权利要求11所述的半导体衬底的制造方法，其中上述工序(b)包括(b-1)在上述第1主表面上形成含有上述第1杂质的第1膜的工序；(b-2)使上述第1杂质从上述第1膜向上述衬底内扩散的工序，上述工序(c)包括(c-1)在上述第2主表面上局部形成第2膜的工序；(...

【专利技术属性】
技术研发人员：金田充，高桥英树，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：