半导体器件及其制造方法技术

本发明专利技术的目的是在同一衬底上形成：压缩截至电流的同时重视高耐压性能的ＴＦＴ；增大导通电流的同时重视高耐压性能的ＴＦＴ；重视短沟道结构以及因短沟道结构引起的门栏值降低的ＴＦＴ。本发明专利技术的特征在于使栅绝缘膜具有多层结构的同时，在半导体膜上形成不同于栅电极的辅助电极从而在同一衬底上制作具有不同厚度栅绝缘膜的ＴＦＴ。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及包含由薄膜晶体管(下文中简称为TFT)构成的电路的半导体器件以及这种半导体器件的制作方法。确切地说，本专利技术涉及用TFT制作的以有源矩阵型液晶模块和EL模块为代表的显示模块，以及其上装备有类似的显示模块作为其部件的电子设备。
技术介绍
近几年，具有用TFT形成的大规模集成电路的半导体器件有了长足的发展。这些TFT包括在有绝缘表面的衬底上形成的半导体薄膜(膜的厚度在几nm-几百nm左右)。有源矩阵型液晶显示器件，EL显示器件，以及密耦合型图像传感器已知为这些半导体器件的典型例子。而且，还提出了屏载系统，其中，除了像素部分和驱动电路部分以外，中央处理器(下文中简称为CPU)，动态随机存取存储器(下文中间称为DRAM)，图像处理电路，声音处理电路等也提供在同一衬底上。特别是用晶质硅膜作活性层的TFT，因其具有高电子场效应迁移率，所以能够用来形成具有各种功能的电路。例如，在液晶显示器件中安装的液晶模块中，在一张衬底上形成在各个功能块显示图像的像素电路、控制该像素电路的驱动电路、以及功能电路。其中驱动电路包括以CMOS电路为基本电路的移位寄存器电路，电平位移电路，缓冲电路，本文档来自技高网...

【技术保护点】
一种半导体器件，包含：具有沟道形成区域的半导体层；在所述半导体层上形成的第一绝缘膜；在所述半导体层上形成的第一辅助电极，二者之间夹有所述第一绝缘膜；形成在所述第一绝缘膜和第一辅助电极上的第二绝缘膜；和 在所述沟道形成区域上形成的栅电极，二者之间夹有所述第一绝缘膜和第二绝缘膜；其中，所述第一辅助电极形成在所述沟道形成区的外侧。

【技术特征摘要】
JP 2002-10-7 293499/021.一种半导体器件，包含具有沟道形成区域的半导体层；在所述半导体层上形成的第一绝缘膜；在所述半导体层上形成的第一辅助电极，二者之间夹有所述第一绝缘膜；形成在所述第一绝缘膜和第一辅助电极上的第二绝缘膜；和在所述沟道形成区域上形成的栅电极，二者之间夹有所述第一绝缘膜和第二绝缘膜；其中，所述第一辅助电极形成在所述沟道形成区的外侧。2.根据权利要求1的半导体器件，其中，所述第一绝缘膜的厚度为1~100nm，所述第二绝缘膜的厚度为5~100nm。3.根据权利要求1的半导体器件，其中，所述第一绝缘膜的厚度为5~50nm，所述第二绝缘膜的厚度为5~100nm。4.根据权利要求1的半导体器件，其中，所述第一辅助电极的一部分与所述栅电极叠加，中间夹有第二绝缘膜。5.根据权利要求1的半导体器件，其中，所述第一辅助电极形成在所述半导体层的沟道形成区和漏区之间。6.根据权利要求1的半导体器件，其中，第二辅助电极在所述半导体层上形成，中间夹有第一绝缘膜，并且，第二辅助电极形成在所述半导体层的源区和沟道形成区之间。7.根据权利要求1的半导体器件，其中，一种杂质元素包括在通过所述第一绝缘膜与所述第一辅助电极相对的所述半导体层的一部分中。8.根据权利要求1的半导体器件，其中，第三辅助电极形成在所述第二绝缘膜上。9.根据权利要求8的半导体器件，其中，所述第三辅助电极具有弯曲表面或者倾斜表面。10.一种半导体器件，包含具有沟道形成区的半导体层；在所述半导体层上形成的第一绝缘膜；控制所述半导体层的源区，漏区以及沟道形成区之间的载流子浓度的第一辅助电极；在所述第一绝缘膜和第一辅助电极上形成的第二绝缘膜；和在所述半导体层的沟道形成区域上形成的栅电极，中间夹有所述第一绝缘膜和第二绝缘膜。11.根据权利要求10的半导体器件，其中，所述第一绝缘膜的厚度为1~100nm，所述第二绝缘膜的厚度为5~100nm。12.根据权利要求10的半导体器件，其中，所述第一绝缘膜的厚度为5~50nm，所述第二绝缘膜的厚度为5~100nm。13.根据权利要求10的半导体器件，其中，所述第一辅助电极的一部分与所述栅电极叠加，中间夹有第二绝缘膜。14.根据权利要求10的半导体器件，其中，所述第一辅助电极形成在所述半导体层的沟道形成区和漏区之间。15.根据权利要求10的半导体器件，其中，所述第二辅助电极形成在所述半导体层上，中间夹有所述第一绝缘膜，并且，该第二辅助电极形成在所述半导体层的源区和沟道形成区之间。16.根据权利要求10的半导体器件，其中，一种杂质元素包括在通过所述第一绝缘膜与所述第一辅助电极相对的所述半导体层的区域中。17.根据权利要求10的半导体器件，其中，第三辅助电极形成在所述第二绝缘膜上。18.根据权利要求17的半导体器件，其中，所述第三辅助电极具有弯曲表面或者倾斜表面。19.一种半导体器件，包含在衬底上的第一薄膜晶体管，该第一薄膜晶体管包括第一半导体层，第一栅极绝缘膜和第一栅电极；在同一衬底上的第二薄膜晶体管，该第二薄膜晶体管包括第二半导体层，具有第一膜和第二膜的第二栅极绝缘膜，和第二栅电极；以及形成在所述第一膜和第二膜之间的第一辅助电极，其中所述第一辅助电极形成在所述第二半导体层的沟道形成区的外侧，并且，所述第一栅极绝缘膜比所述第二栅极绝缘膜薄。20.根据权利要求19的半导体器件，其中，所述第一膜和第二膜中之一是所述第一栅极绝缘膜。21.根据权利要求19的半导体器件，其中，所述第一薄膜晶体管进一步包括覆盖所述第一栅电极和所述第一栅极绝缘膜的绝缘膜；以及在该绝缘膜上形成的第二辅助电极。22.根据权利要求21的半导体器件，其中，所述第二辅助电极具有弯曲表面或倾斜表面。23.根据权利要求22的半导体器件，其中，所述第一辅助电极，第二辅助电极，第一栅电极和第二栅电极各自连接在不同的引线上。24.根据权利要求19的半导体器件，其中，所述第一栅极绝缘膜的厚度为1~100nm，所述第二栅极绝缘膜的厚度为6~200nm。25.根据权利要求19的半导体器件，其中，所述第一栅极绝缘膜的厚度为5~50nm，所述第二栅极绝缘膜的厚度为6~150nm。26.根据权利要求19的半导体器件，其中，所述第一辅助电极形成在所述第二半导体层的漏区和沟道形成区之间。27.根据权利要求19的半导体器件，其中，第三辅助电极形成在所述第二半导体层的源区和沟道形成区之间。28.根据权利要求19的半导体器件，其中，所述第一辅助电极的一部分与所述第二栅电极叠加。29.根据权利要求19的半导体器件，其中，所述第一辅助电极，第一栅电极和第二栅电极各自连接在不同的引线上。30.根据权利要求19的半导体器件，其中，一种杂质元素包括在通过所述第二栅极绝缘膜与所述第一辅助电极相对的所述半导体层的区域中。31.一种半导体器件，包含在衬底上的第一薄膜晶体管，该第一薄膜晶体管包括第一半导体层，第一栅绝缘膜和第一栅电极；在同一衬底上的第二薄膜晶体管，该第二薄膜晶体管包括第二半导体层，具有第一膜和第二膜的第二栅绝缘膜，和第二栅电极；控制所述第二半导体层中的源区或漏区和沟道形成区之间的载流子浓度的第一辅助电极，其中，所述第一辅助电极形成在所述第一膜和第二膜之间，并且，所述第一栅绝缘膜比所述第二栅绝缘膜薄。32.根据权利要求31的半导体器件，其中，所述第一膜和第二膜中之一是所述第一栅绝缘膜。33.根据权利要求31...

【专利技术属性】
技术研发人员：荒尾达也，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]