半导体器件的制造方法技术

公开了一种制造半导体器件的方法，该方法能够提高器件隔离膜的器件隔离能力，并能够有效地形成具有不同膜厚的栅绝缘膜。该方法可以用于制造具有嵌入逻辑元件的非易失性存储器的半导体器件。作为一个实施例，在硅衬底上形成衬底保护膜，然后在闪存单元区域中形成氧化膜，同时由衬底保护膜覆盖逻辑区域。接下来，在逻辑区域中，在逻辑区域的厚膜区域中形成中间氧化膜，同时由衬底保护膜覆盖逻辑区域的薄膜区域。接着，去除逻辑区域的薄膜区域中的衬底保护膜，并在其中形成氧化膜。同时，再次氧化已在厚膜区域中形成的氧化膜，这就在厚膜区域中形成了更厚的氧化膜。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及制造半导体器件的方法，尤其涉及一种能够提高器件隔离膜的器件隔离能力的方法，使得能够有效地形成具有不同膜厚的栅绝缘膜。
技术介绍
随着集成电路技术的发展，将半导体逻辑元件嵌入半导体存储元件的技术受到关注。例如，半导体存储元件，尤其是非易失性存储元件，例如闪存(flash memory)、或EPROM(可擦可编程只读存储器)、或EEPROM(电可擦可编程只读存储器)，需要在读操作中工作的低电压MOS晶体管和在写和删除操作中工作的高电压MOS晶体管。对于这种低电压MOS晶体管和高电压MOS晶体管，必须形成具有不同厚度的栅绝缘膜。在现有技术中，例如，在日本专利申请公开No.2001-203285和日本专利申请公开No.2002-349164中，提出了制造这种非易失性存储器以及具有不同厚度的栅绝缘膜的低电压MOS晶体管和高电压MOS晶体管的方法。同时，所谓的“STI(浅沟道隔离)”技术作为实现更高集成度的器件隔离技术而受到关注。下面参照图1A到1C、图2A到2C、图3A到3C、以及图4说明利用STI作为器件隔离方法形成具有不同膜厚的栅绝缘膜的现有技术的方法。这里，将形成较厚栅本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，该半导体器件包含形成在衬底的第一区域和第二区域中的具有不同功能的多个元件，该方法包括以下步骤：利用覆盖该第一区域和该第二区域的第一掩膜图案在该衬底上形成器件隔离膜；在使用第二掩膜图案覆盖该第一区域的 同时，在该第二区域中形成第一绝缘膜；以及从该第一区域去除该第二掩膜图案，并在该第一区域中形成比该第一绝缘膜厚的第二绝缘膜。

【技术特征摘要】
JP 2003-1-23 014829/20031.一种制造半导体器件的方法，该半导体器件包含形成在衬底的第一区域和第二区域中的具有不同功能的多个元件，该方法包括以下步骤利用覆盖该第一区域和该第二区域的第一掩膜图案在该衬底上形成器件隔离膜；在使用第二掩膜图案覆盖该第一区域的同时，在该第二区域中形成第一绝缘膜；以及从该第一区域去除该第二掩膜图案，并在该第一区域中形成比该第一绝缘膜厚的第二绝缘膜。2.一种制造半导体器件的方法，该半导体器件包含形成在衬底的第一区域和第二区域中的具有不同功能的多个元件，该方法包括以下步骤利用覆盖该第一区域和该第二区域的第一掩膜图案在该衬底上形成器件隔离膜；在使用第二掩膜图案覆盖该第一区域的同时，在该第二区域中形成第一绝缘膜；从该第一区域去除该第二掩膜图案，并且在使用第三掩膜图案覆盖除该第一区域的一部分以外的该第一区域的同时，在该第一区域的该部分中形成第二绝缘膜；以及从该第一区域去除第三掩膜图案，并在该第一区域的该部分中形成第三掩膜图案。3.根据权利要求2所述的方法，其中在去除该第三掩膜图案的步骤中，在再次氧化该第二绝缘膜的同时，形成该第三绝缘膜。4.根据权利要求2所述的方法，其中在形成该器件隔离膜的步骤中，通过浅沟道隔离STI方法形成该器件隔离膜。5.根据权利要求2所述的方法，其中在形成该器件隔离膜的步骤中，通过硅局部氧化LOCOS方法形成该器件隔离膜。6.根据权利要求2所述的方法，其中在形成该器件隔离膜的步骤中，该第一掩膜图案包括氮化膜。7.根据权利要求6所述的方法，其中在形成该器件隔离膜的步骤中，通过干蚀刻去除该氮化膜。8.一种半导体器件制造方法...

【专利技术属性】
技术研发人员：桥本广司，高田和彦，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]