【技术实现步骤摘要】
本专利技术涉及模拟装置，特别是涉及在半导体器件的制造中使用的化学机械研磨(CMP)工艺的模拟装置。
技术介绍
伴随大规模集成电路(LSI)的微细化和高集成化，在LSI上形成的电路图案的最小图案尺寸正在趋向成为0.1μm。在利用激光或电子束将所设计的电路描绘在用于在半导体衬底上实现的复制用掩模上以后，通过利用投影复制用装置将复制用掩模的图案一并地以光的方式复制到半导体衬底上来形成LSI的电路图案。复制用装置的分辨率由R＝k1λ/NA给出。在此，k1是工艺常数，λ是波长，NA是数值孔径。如上所述，由于电路图案由光复制法来形成，故如果在散焦的状态下复制，则像变得模糊，成像性能恶化。将能维持一定的成像性能的焦点范围称为焦点深度(DOF)，DOF由DOF＝k2λ/NA2给出。在此，k2是工艺系数。目前加工尺寸正在趋向成为0.1μm，而现在焦点深度在光学理论上只能确保约0.3μm。另一方面，由于在半导体衬底上重复地进行选择刻蚀或成膜等的处理，故在半导体衬底的表面上发生了台阶差(衬底台阶差)。在集成度低且衬底台阶差比焦点深度小的现有的半导体器件中，尚不成为大的问题，但伴随加...
【技术保护点】
【技术特征摘要】
1.一种半导体衬底的平坦化用的化学机械研磨工艺的模拟装置，其特征在于该装置接受包含关于半导体器件的图案形成工序中的加工图案的每单位区域的面积占有率的信息的占有率数据和在与上述图案形成工序对应地进行的化学机械研磨工艺的前后分别测定的关于上述半导体衬底上的凹凸的高度分布的第1和第2实测数据，比较根据上述占有率数据计算的关于上述化学机械研磨工艺前的上述半导体衬底上的凹凸的二维分布的第1计算数据与上述第1实测数据，利用最小二乘方分析求出第1相关系数，进行参数拟合，使得上述第1相关系数的二乘方为最大，比较根据上述占有率数据算出的关于上述化学机械研磨工艺后的上述半导体衬底上的凹凸的二维分布的第2计算数据与上述第2实测数据，利用最小二乘方分析求出第2相关系数，进行参数拟合，使得上述第2相关系数的二乘方为最大。2.如权利要求1中所述的模拟装置，其特征在于，具备占有率二维分布计算部，接受上述占有率数据，根据坐标数据以二维方式展开该占有率数据，作为占有率的二维分布像输出；第1高度分布计算部，利用将在上述占有率的二维分布像上被层叠了的层叠膜的厚度与上述占有率的二维分布像的在各部分中的占有率相乘的运算来得到上述第1计算数据；傅里叶计算部，对上述占有率的二维分布像进行傅里叶变换，输出二维的傅里叶像；空间滤波部，对上述二维的傅里叶像进行空间滤波处理，以便只通过规定的空间频率的分量；反傅里叶计算部，对被进行了上述空间滤波处理的上述二维的傅里叶像进行反傅里叶变换，输出二维的反傅里叶像；以及高度分布计算部，利用将在上述二维的反傅里叶像上被层叠的上述层叠膜的厚度与上述二维的反傅里叶像的在各部分的占有率相乘的运算来得...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。